創(chuàng)意電子5納米測試芯片設計定案已在3月完成 將于第4季完成驗證

IC設計服務廠創(chuàng)意電子持續(xù)積極沖刺先進制程技術，今年3月完成5納米測試芯片設計定案，預計投入新臺幣10億元開發(fā)5納米制程設計流程，將于第4季完成驗證。

創(chuàng)意除與策略伙伴臺積電緊密合作，本身也積極投入先進制程與關鍵知識產(chǎn)權開發(fā)，滿足市場需求，并期能拉開與競爭對手的距離。

在耕耘先進制程有成下，創(chuàng)意去年7納米制程業(yè)績大幅成長，營收比重攀高至19%，并于今年3月完成5納米測試芯片設計定案。

創(chuàng)意內(nèi)部規(guī)劃，將投入10億元開發(fā)5納米制程設計流程，研發(fā)費用較7納米的3.5億元高出1.85倍，預計今年第4季完成驗證，2021年第1季量產(chǎn)芯片設計定案。

除5納米制程設計流程開發(fā)外，創(chuàng)意也將持續(xù)優(yōu)化7納米制程，并發(fā)展SerDes與PCIe等高速界面，預估包含10億元開發(fā)5納米制程設計流程，創(chuàng)意未來2年將投入約45億元研發(fā)費用。