0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

你是否遇到過PCB設計中的信號完整性問題?

PCB線路板打樣 ? 來源:LONG ? 2019-07-26 10:08 ? 次閱讀

如今,電視信號傳輸?shù)那逦攘钊梭@嘆。我還記得我在19英寸RCA上面有一套兔耳的日子。將它們定位得恰到好處以獲得最清晰的畫面是一個挑戰(zhàn),更不用說必須為每個頻道調(diào)整它們。有時需要整晚才能找到我想要的通道,所以我坐了五分鐘然后再去睡覺了。如果天氣不好,那就別忘了。

雖然偶爾的暴風雪可能會讓我的電視信號有點波動,但與過去相比,這沒什么。最新的電視信號技術(如高速電纜,互聯(lián)網(wǎng)和衛(wèi)星)中的網(wǎng)絡設計人員在規(guī)劃和開發(fā)現(xiàn)代電視需求時必須考慮傳輸路徑,障礙物和干擾。但信號傳輸并非嚴格針對網(wǎng)絡設計人員 - 您可能會遇到與PCB設計相同類型的問題。由于您沒有任何兔耳可以使用它們,因此防止信號完整性問題對于保持PCB平穩(wěn)且無靜電非常重要。

HDMI,或綜合?了解信號完整性問題中的信號

無論是有線,衛(wèi)星,Netflix,Hulu,亞馬遜,Youtube智能電視,平板,等離子 - 有多種方式可以接收您需要觀看的信號你想看的電視。同樣,大多數(shù)PCB將包括幾種信號類型。其中一些是:

電源信號:根據(jù)復雜程度,您可能有幾種不同級別的電源信號。例如,大多數(shù)處理器需要3-5V范圍內(nèi)的信號,而放大器可能需要高達15V范圍的偏置電壓。

數(shù)據(jù)信號:數(shù)據(jù)可以是模擬信號或數(shù)字信號。對于模擬,典型范圍為+/- 10V。對于數(shù)字,范圍可以是0-5V或+/5V,具體取決于信號格式。

控制信號:這些信號通常用于開關設備,通常為0-5V信號。

通信信號:這些可能具有與微伏級別一樣低的信號強度。這些通常是RF,頻率可能在很寬的范圍內(nèi)變化。

除信號強度外,對于模擬信號,頻率也是必須考慮到PCB設計中的重要考慮因素。這對于包含頻率水平非常高的通信設備的PCB尤為重要。

輸出尺寸和布線注意事項:寬度有多大?

非常簡單的PCB設計,您通常可以設計路線以適應極端的電流和電壓。例如,在整個過程中使用單個跡線寬度可以處理最大載流量。您的董事會可能會對這些案件工作正常,但這遠非最佳做法。如果你像我一樣,它們之間的差別很小,我們通常希望通過使它們盡可能小而多功能來優(yōu)化我們的電路板。

對于這些更復雜的PCB設計,需要特別注意采取和路由不是那么簡單。我們想要設計與他們必須攜帶的信號相匹配的路線。有關一般注意事項,請參閱下表:

< col>

路由注意事項 潛在問題 路由解決方案
跟蹤長度 信號強度損失, 最小化
痕跡之間的距離 < p>干擾 路線垂直
追蹤角度 串擾,輻射 圓形,使用45°而不是90°
通過使用 反思 最小化

采用上述建議的解決方案可以減少損失,空間和成本。但是,要正確合并這些,需要使用最好的PCB設計工具。

確保靜音

舊電視信號傳輸中的噪音讓您試圖查看通過一層雪,你最喜歡的程序。今天,嘈雜的傳輸會給你一個脫節(jié)的謎題或根本沒有信號。 PCB設計中的噪聲源可以來自許多來源。例如,開關IC引腳狀態(tài)的擾動,振蕩器等輻射裝置對附近走線的干擾,同一走線上的多個頻率信號以及其他來源。

幾乎不可能完全消除大多數(shù)噪聲復雜的PCB設計。但是,有一些方法可以減少噪音。消除噪音的最佳資產(chǎn)是組件的放置。所有分量輻射都是頻率相關的,頻率越高(信號變化),距離信號源的距離越短。因此,您應該將處理相同信號的組件放在遠離其他組件的位置。將元件放置在信號源自并且彼此靠近的位置。

您也可以嘗試使用旁路電容器。如果可能,這些應直接綁在地面上,并適當調(diào)整大小。請注意,任何電感都會與電容組合以設置濾波器電路。

嘈雜的數(shù)字電視信號

將耳朵扭曲在一起:差分傳輸

盡可能使用差分電路可以改善信號完整性。大多數(shù)IC設計師都試圖實現(xiàn)這一點;然而,有時差分對可以被路由到彼此不相鄰的引腳。從PCB設計的角度來看,我們希望執(zhí)行以下操作:

將差分對路由在一起。

< p>使用相同的走線寬度和長度(盡可能多)。

在同一信號平面或?qū)由喜季€。

地平面可以簡化信號完整性

地平面可以為多個電路提供中心層參考,這可以顯著減少引腳連接和跟蹤數(shù)量,更不用說簡化a的視覺布局了。復雜的PCB。在設計PCB時,以下提示可以最大限度地減少與地平面相關的問題:

確保沒有從電源平面到地平面的直接路徑(這可能看起來像一個沒關系,但對于復雜的設計,它可以被忽視,直到開始煎炸才能實現(xiàn)。)

不要在地平面上插入間隙。

在地面/電源層之間運行時鐘信號(或其他關鍵信號)。

路由使用相同返回(地平面)的信號

對于具有多個地平面的電路板,請在每個平面上的同一個點上將平面連接在一起。

對于帶有機箱連接的電路板,請確保所有接地層連接在一起。

地平面做的并且不是

雖然我總是覺得我是如何移動我的兔子耳朵來獲得我想要的通道,但總有一些我對瘋狂的思考:向左轉(zhuǎn),然后向右轉(zhuǎn),然后慢慢地前后移動,直到找到最佳清晰度的確切位置。值得慶幸的是,有更多具體方法可以實現(xiàn)PCB設計的最佳信號完整性。通過制定最佳布線決策,采用降噪策略,盡可能使用差分對,并應用良好的接地層使用,您將顯著提高維持信號完整性的機會。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5371

    文章

    11248

    瀏覽量

    359750
  • pcb
    pcb
    +關注

    關注

    4307

    文章

    22852

    瀏覽量

    394847
  • 電路設計
    +關注

    關注

    6650

    文章

    2410

    瀏覽量

    202185
  • 華強pcb線路板打樣

    關注

    5

    文章

    14629

    瀏覽量

    42894
收藏 人收藏

    評論

    相關推薦

    常見的信號完整性問題及解決方案

    在實際的應用場景,會遇到多種信號完整性問題,典型問題有如下幾種:反射、串擾,電源/地噪,時序等。其中,發(fā)射和串擾是引起信號
    發(fā)表于 10-09 10:56 ?4016次閱讀

    高速PCB設計信號完整性問題

    高速PCB設計信號完整性問題  隨著器件工作頻率越來越高,高速PCB設計所面臨的信號完整性等問
    發(fā)表于 10-17 15:59

    高速PCB設計信號完整性問題形成原因是什么?

    隨著半導體技術和深壓微米工藝的不斷發(fā)展,IC的開關速度目前已經(jīng)從幾十M H z增加到幾百M H z,甚至達到幾GH z。在高速PCB設計,工程師經(jīng)常會碰到誤觸發(fā)、阻尼振蕩、過沖、欠沖、串擾等信號
    發(fā)表于 03-17 06:52

    PCB設計要考慮電源信號完整性

    。參考:PCB設計要考慮電源信號完整性電源完整性| PCB設計資源...
    發(fā)表于 12-27 07:17

    基于信號完整性分析的PCB設計解析

    基于信號完整性分析的PCB設計流程如圖所示。 主要包含以下步驟: 圖基于信號完整性分析的高速PCB設計
    發(fā)表于 12-04 10:46 ?0次下載
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析的<b class='flag-5'>PCB設計</b>解析

    PCB信號完整性有哪幾步_如何確保PCB設計信號完整性

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保
    發(fā)表于 05-23 15:08 ?1.1w次閱讀

    識別和修復pcb信號完整性問題

    PCB信號完整性問題可以很容易地定位和固定使用HyperLynx?。出口的設計從PCB布局之后,可以以批處理方式運行模擬和/或交互模式發(fā)
    的頭像 發(fā)表于 10-12 07:08 ?2789次閱讀

    如何克服高速PCB設計信號完整性問題?

    PCB基板:PCB構造期間使用的基板材料會導致信號完整性問題。每個PCB基板具有不同的相對介電常數(shù)(εr )值。它決定了將
    的頭像 發(fā)表于 09-17 15:48 ?2751次閱讀

    信號完整性問題PCB設計

    信號完整性問題PCB設計說明。
    發(fā)表于 03-23 10:57 ?0次下載
    <b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>與<b class='flag-5'>PCB設計</b>

    如何確保PCB設計信號完整性的方法

    本文首先介紹了PCB信號完整性的問題,其次闡述了PCB信號完整性的步驟,最后介紹了如何確保
    發(fā)表于 12-22 11:53 ?993次閱讀

    PCB設計信號完整性問題

    信號傳輸并非嚴格針對網(wǎng)絡設計師,您的PCB設計可能會遇到相同類型的問題。由于您無需費力地擺弄耳朵,因此防止電源完整性信號
    的頭像 發(fā)表于 11-08 17:25 ?671次閱讀
    <b class='flag-5'>PCB設計</b><b class='flag-5'>中</b>的<b class='flag-5'>信號</b><b class='flag-5'>完整性問題</b>

    在高速設計,如何解決信號完整性問題?

    在高速設計,如何解決信號完整性問題? 在高速設計,信號完整性問題是一個至關重要的考慮因素。
    的頭像 發(fā)表于 11-24 14:32 ?576次閱讀

    高速PCB設計信號完整性問題一定要清楚!

    隨著集成電路輸出開關速度提高以及PCB板密度增加,信號完整性(英語:Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設計 必須關心的問題之一。元器件和
    的頭像 發(fā)表于 04-07 16:58 ?441次閱讀

    高速PCB信號和電源完整性問題研究

    電子發(fā)燒友網(wǎng)站提供《高速PCB信號和電源完整性問題研究.pdf》資料免費下載
    發(fā)表于 09-19 17:38 ?0次下載

    高速PCB信號和電源完整性問題的建模方法研究

    高速PCB信號和電源完整性問題的建模方法研究
    發(fā)表于 09-21 14:13 ?0次下載