文章
-
為什么是3.3V與1.8V?3.3V與1.8V是哪里來的?2022-12-19 15:28
3.3V是因?yàn)楫?dāng)年演進(jìn)到.35um工藝的時(shí)候柵極氧化層厚度減到了7nm左右,能承受的最大源漏電壓大概是4V。減去10%安全裕量是3.6V。又因?yàn)榘寮?jí)電路的供電網(wǎng)絡(luò)一般是保證+-10%的裕量,所以標(biāo)準(zhǔn)定在了3.6×0.9,3.3V。1.8同理,.18um節(jié)點(diǎn)柵極氧化層厚度進(jìn)一步降到了4nm左右,ds耐壓極限降低到了大約2.3V。同樣的邏輯,先0.9變成2.07電壓 4920瀏覽量 -
與晶振并聯(lián)的1M電阻是什么用?為何有的有用,有的沒有用?應(yīng)該如何選擇?2022-12-02 08:40
如果您的產(chǎn)品出現(xiàn)了低溫情況晶振不起振或者低溫時(shí)MCU運(yùn)行不正常的情況(有的芯片外部振蕩電路不起振時(shí)可能會(huì)自動(dòng)切換為內(nèi)部晶振)。這時(shí),我們就需要檢查Rf這個(gè)電阻是否正確。阻值是否合理?是否應(yīng)該接Rf實(shí)際沒有接? -
晶振的輸出波形:TTL、CMOS、LVPECL、LVDS和正弦波2022-08-31 09:22
-
路邊停車收費(fèi)系統(tǒng)原理和晶振的聯(lián)系2022-08-02 11:00
-
為何晶振并聯(lián)一個(gè)1MΩ電阻?晶振低溫不起振如何解決2022-07-20 08:59
在無源晶振應(yīng)用方案中,兩個(gè)外接電容能夠微調(diào)晶振產(chǎn)生的時(shí)鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶振起振。因此,當(dāng)發(fā)生程序啟動(dòng)慢或不運(yùn)行時(shí),建議·晶振 1660瀏覽量 -
一文解析單片機(jī)晶振腳的原理2022-07-08 13:32
-
時(shí)鐘信號(hào)對(duì)數(shù)字音頻質(zhì)量的影響2022-06-27 16:36
時(shí)鐘惡化通常來源于抖動(dòng),在數(shù)字傳輸系統(tǒng)中,抖動(dòng)被定義為數(shù)字信號(hào)的重要時(shí)刻在時(shí)間上偏離其理想位置的短暫變動(dòng),重要時(shí)刻就是在一個(gè)時(shí)間周期中對(duì)音頻流采樣的最佳時(shí)刻,理想情況下采樣每次都在設(shè)定的精確時(shí)間上進(jìn)行,但實(shí)際上會(huì)有所不同,實(shí)際信號(hào)會(huì)沿著理想信號(hào)邊沿附近做周期性移動(dòng),這種變化就被認(rèn)為是一種抖動(dòng),這也被稱為數(shù)字信號(hào)的相位噪聲。 -
有源晶振無源晶振的不同-先盤6點(diǎn)~2022-06-23 11:32
-
無源晶振不起振的原因有哪些?2022-06-08 09:44