搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      玩兒轉FPGA

      文章：5 被閱讀：1.2w 粉絲數(shù)：0 關注數(shù)：0 點贊數(shù)：0

      廣告

      SC6301低功耗超低噪聲時鐘抖動消除器

      SC6301是高性能時鐘調節(jié)器，支持JEDEC JESD204B。當使用設備和SYSREF時鐘時，P....
      的頭像 玩兒轉FPGA 發(fā)表于 06-21 15:11 ?793次閱讀
      SC6301低功耗超低噪聲時鐘抖動消除器

      SC6301低功耗超低噪聲時鐘抖動消除器簡介

      SC6301是高性能時鐘調節(jié)器，支持JEDEC JESD204B。當使用設備和SYSREF時鐘時，P....
      的頭像 玩兒轉FPGA 發(fā)表于 06-21 15:10 ?969次閱讀
      SC6301低功耗超低噪聲時鐘抖動消除器簡介

      FPGA數(shù)字IO如何實現(xiàn)DAC功能

      假設方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值，也就是方波的平均電壓(與占空比有關)....
      的頭像 玩兒轉FPGA 發(fā)表于 12-07 10:31 ?1506次閱讀

      剖析verilog2005的騷操作之對數(shù)函數(shù)

      小技巧分享: verilog下取對數(shù)其實可用$clog2這個系統(tǒng)函數(shù)，和自己找代碼里面寫入funct....
      的頭像 玩兒轉FPGA 發(fā)表于 10-09 15:29 ?4238次閱讀
      剖析verilog2005的騷操作之對數(shù)函數(shù)

      log2在verilog中到底有什么用

      很多小伙伴對上一篇文章講的取對數(shù)沒感覺，覺得這個沒什么用。確實很多時候用不著，verilog本身不夠....
      的頭像 玩兒轉FPGA 發(fā)表于 10-08 11:23 ?4413次閱讀
      log2在verilog中到底有什么用