40位以內(nèi)任意長度的CRC計(jì)算及校驗(yàn)的實(shí)現(xiàn)

論述了40位以內(nèi)任意長度的CRC計(jì)算及校驗(yàn)在TMS320C5000系列DSP中的實(shí)現(xiàn)方法。運(yùn)用該方法能實(shí)現(xiàn)任意信息長度的40位以內(nèi)任意CRC碼的計(jì)算及校驗(yàn)，如常見的CRC－3、CRC－12、CRC－16、CRC－24、CRC－32等。該法充分利用了不同CRC碼的共性及TMS320C5000的特點(diǎn)，具有代碼簡潔、運(yùn)算速度快等特點(diǎn)。同時，該設(shè)計(jì)思路也可以方便地在其它DSP或單片機(jī)中實(shí)現(xiàn)。
??? 關(guān)鍵詞：循環(huán)冗余校驗(yàn)碼，數(shù)字信號處理器，計(jì)算及校驗(yàn)
　　

1　引　言
　　循環(huán)冗余校驗(yàn)碼，簡稱CRC碼，是常用的檢測錯誤碼，它在數(shù)據(jù)通信中得到了非常廣泛的應(yīng)用。不同CRC碼的生成多項(xiàng)式各不相同，CRC碼的比特?cái)?shù)也不同，且在有的通信協(xié)議中要求將余數(shù)寄存器先初始化為全0，另外的則須初始化為全1。因此，在程序設(shè)計(jì)時必須充分利用CRC碼的共性及所用DSP的指令特點(diǎn)。
2　用TMS320C5000實(shí)現(xiàn)不同CRC計(jì)算的設(shè)計(jì)思想
　　CRC碼的計(jì)算及校驗(yàn)都用到模2的多項(xiàng)式除法，而多項(xiàng)式除法可以采用帶反饋的移位寄存器來實(shí)現(xiàn)，因此，用DSP來實(shí)現(xiàn)CRC計(jì)算的關(guān)鍵是通過DSP來模擬一個移位寄存器（也就是模擬手寫多項(xiàng)式除法）?？紤]到TMS320C5000系列DSP的累加器A和B均為40位，因此，可以用一個40位累加器A作為移位寄存器，若CRC碼不夠40位（設(shè)為k位），則僅用到A的最高k位，無用位用0填充。在編碼中涉及到碼的移位和異或操作，這可以通過C5000的SAFA（算術(shù)移位）和XOR（異或）兩條指令來實(shí)現(xiàn)。C5000還提供了特殊指令bitt和xc，前者利用寄存器T，取出一個16位數(shù)據(jù)中的第（15－T）位，并送入TC（TC是特殊寄存器中的一位）；后者是條件執(zhí)行語句，它先判斷所列條件是否滿足，再決定是否執(zhí)行其后的2條單周期指令或1條雙周期指令。
步驟如下：
　?。?）先將CRC移位寄存器（即余數(shù)寄存器）A的每一位有效位均初始化為全0或全1（與協(xié)議有關(guān)），而無用位清0；
　?。?）將CRC移位寄存器中的值左移一位，判斷移出的第一位與輸入序列的最高位異或之后是否為1；
　　（3）若是1，則將A與生成多項(xiàng)式進(jìn)行異或再跳到步驟2處理下一位，否則，直接跳到步驟2繼續(xù)處理下一位。在手寫多項(xiàng)式除法的過程中我們可以發(fā)現(xiàn)，生成多項(xiàng)式即除式一共為k＋1位，而余數(shù)寄存器A里僅有k位有效位，這可視為余數(shù)寄存器的k＋1位永遠(yuǎn)為0，因此在實(shí)際異或運(yùn)算時，生成多項(xiàng)式的最高位即k＋1位不必參與運(yùn)算。流程圖如圖1所示。
　　重復(fù)（2）、（3）兩步，直到輸入信息位全部處理完為止，則A的最高k位為進(jìn)行多項(xiàng)式除后所得的余數(shù)，若余數(shù)寄存器先初始化為全0，則此時A的最高k位就是CRC校驗(yàn)碼，若余數(shù)寄存器先初始化為全1，則須將A取反后最高k位才是CRC碼。
3　程序設(shè)計(jì)思路及設(shè)計(jì)實(shí)例
　　為了實(shí)現(xiàn)上述設(shè)計(jì)思想，可在程序中用指針AR2指向輸入信息（一個字表示16比特），用AR3指向輸入信息字的某一位，用AR4表示夠一個字的個數(shù)（單位為字），AR5表示不夠一個字的比特?cái)?shù)，即，若參加計(jì)算的信息比特?cái)?shù)為161，則AR4＝10，AR5＝1。

　　為了依次取出一個字中的bit15、bit14、．．．bit0等16位信息位，在程序中用到了一個全局變量bitpos，共占16個字，并將這16個地址的內(nèi)容依次賦值為0，1，2，．．．．．．15，而在程序中這些值不能被改變。為了實(shí)現(xiàn)循環(huán)長度為16的循環(huán)尋址，bitpos的地址必須為32字的整數(shù)倍，在匯編語言中用下面的語句實(shí)現(xiàn)：

；若B＝1，則將余數(shù)寄存器與生成多項(xiàng)式相異或（即模2減）

　　 CRC碼的校驗(yàn)過程與CRC計(jì)算相似，只是參與CRC計(jì)算的位須包括信息位及CRC碼，若最后余數(shù)寄存器的值為全0（當(dāng)余數(shù)寄存器初始化全0時）或某一特定值（當(dāng)余數(shù)寄存器初始化全1時，與CRC碼的生成多項(xiàng)式有關(guān)），則表示接收正確，否則表示發(fā)生錯誤。
4　結(jié)束語
　　通過反復(fù)測試，證明了上述40位以內(nèi)的CRC碼計(jì)算及校驗(yàn)的設(shè)計(jì)思想正確，能正確實(shí)現(xiàn)CRC－3、CRC－12、CRC－16、CRC－24、CRC－32等任意40位以內(nèi)的CRC計(jì)算及校驗(yàn)。所附程序具有應(yīng)用簡單、指令精簡、運(yùn)算速度快等優(yōu)點(diǎn)。該設(shè)計(jì)思路也可以很方便地在其它DSP或單片機(jī)及PC機(jī)中實(shí)現(xiàn)。

1　孫宗瀛．TMS320C5x DSP原理設(shè)計(jì)與應(yīng)用．北京：清華大學(xué)出版社，2002
2　戴明楨．TMS320C54x DSP結(jié)構(gòu)、原理及應(yīng)用．北京：北京航空航天大學(xué)出版社，2001
3　曹志剛，錢亞生．現(xiàn)代通信原理．北京：清華大學(xué)出版社，1992　■