- 五種降低未來IC功耗的技術(shù)

SuVolta還取得了第一個授權(quán)協(xié)議──富士通半導(dǎo)體，該公司將在今年稍晚進行量產(chǎn)。有關(guān)該重要授權(quán)交易的進一步聲明可望在2012年稍晚發(fā)佈。

智能調(diào)節(jié)功能

一般來說，供電電壓和時脈速度越低，功耗就越低。然而性能也受到影響。因此，最新的微控制器和SoC開始尋求運用智能電源管理單元，自動調(diào)整工作電壓與時脈速度來搭配工作負載。

“電源管理的基本思路是單獨立地調(diào)整芯片不同部份的供電電壓和時脈速度，以便在任何特定時間點都能匹配其工作負載，同時關(guān)閉未使用的電路。”即將接任SiliconLaboratories公司CEO的TysonTuttle表示。

電源管理單元通常以狀態(tài)機模組的方式建置，能夠選擇性地降低非關(guān)鍵功能的電壓和時脈速度。但隨著半導(dǎo)體節(jié)點變得更先進，芯片中填入更多的電晶體，一種所謂「暗場硅晶」（darksilicon）的概念──大部份的芯片在需要使用以前均處于斷電狀態(tài)──這或許會是未來半導(dǎo)體的先驅(qū)設(shè)計理念。

“在未來更先進的制程節(jié)點，如22nm，SoC將整合進更多能同時導(dǎo)通的電晶體。”Rambus公司CTOElyTsern表示，“暗硅的概念就是在芯片上制作許多特殊用途的功能，但在任何時刻都只啟動所需的功能，讓其它功能則保持黑暗的斷電狀態(tài)，什么事也不做。”

英特爾在芯片電源管理方面處于領(lǐng)先地位，能夠隨時時詳細地監(jiān)視核心的溫度，允許透過提升時脈（turbo模式）以提高性能或降低速度來節(jié)省功耗。

但并不是所有的電源管理功能都能十分經(jīng)濟地移植到芯片上。事實上，最智能化的電源管理方案是在芯片上和外部電源管理單元之間劃分任務(wù)。“針對外部電源管理存在經(jīng)常性的需求，因為從功率密度來說，能夠加進芯片上的內(nèi)容是有限的。”Enpirion公司CTO兼共同創(chuàng)辦人AshrafLotfi表示。

Enpirion公司專門生產(chǎn)獨立式電源管理單元，這些電源管理單元能從處理器接收命令，例如當處理器進入睡眠模式時降低處理器的電壓，當處理器被喚醒時再迅速恢復(fù)電壓。

采用3D/光學(xué)互連

透過縮短互連線的長度并降低其電線，就能支援更小的驅(qū)動器電晶體，從而降低IC的功耗?？s短互連線長度的傳統(tǒng)方法是增加金屬層，因此目前有些芯片的金屬層多達10層。

然而，互連層設(shè)計最新創(chuàng)新成果是三維硅穿孔（TSV），允許將記憶體芯片堆疊在處理器之上。這種技術(shù)將互連長度減少到芯片間的距離，因此不需要大功耗的驅(qū)動電晶體和長的印刷電路板互連線。然而，TSV的經(jīng)濟性比較差，目前大多數(shù)芯片制造商的TSV時程都處于延后狀態(tài)。

“雖然硅穿孔（TSV）確實可透過縮短走線長度來降低功耗，但這是一種成本非常高的解決方案。”TI公司的Greenhill表示，“為了更具經(jīng)濟性，TSV需要能夠彌補其它不足（如介面性能），才能讓它的成本較為合理。”
賽靈思公司（Xilinxnc.）是一家非常瞭解如何為TSV成本/性能取得平衡的公司，該公司正提供第一款使用TSV的商用芯片。相較于在PCB板上焊接獨立元件的方式，賽靈思公司采用這種具成本效益的方案不僅能降低芯片功耗，同時也提升了性能。此外，它還可為賽靈思公司的客戶降低BOM成本，賽靈思公司資深總監(jiān)EphremWu表示。

賽靈思公司透過使用硅中介層（interposer）迴避了在PCB板上焊接各個FPGA的問題。這種硅中介層可在單一封裝內(nèi)互連4個高密度的FPGA。

這種技術(shù)不僅能提升性能，還能使功耗降低到19W，相形之下，傳統(tǒng)的PCB解決方案功耗還高達112W。另外一種前端技術(shù)是使用光學(xué)收發(fā)器。例如，IBM公司的Power7超級電腦使用從傳統(tǒng)光學(xué)元件產(chǎn)生的板載光子互連。未來的芯片很可能使用Kotura公司和其它公司提供的專用光學(xué)解決方案，將光子功能轉(zhuǎn)移到能夠附加處理器與記憶體芯片的微型光學(xué)芯片上。

“我們的低功耗硅鍺元件整合了透鏡、濾波器、調(diào)變器以及你需要的所有其它光學(xué)元件于單顆芯片上。”Kotura公司行銷副總裁ArlonMartin指出。

Kotura公司的硅光子制程使其得以將大約香煙盒大小約1萬美元的傳統(tǒng)光學(xué)收發(fā)器單元整合進最新款iPhone大小的500美元封裝中，使用的功耗更低4至20倍。Kotura公司還展示該公司的SiGe收發(fā)器可透過堆疊式CMOS芯片間的氣隙傳送光學(xué)訊號，最終在堆疊芯片之間形成一個高速、低功耗的光學(xué)資料通道，適用于代替PCB走線。

試用新材料

采用更高遷移率的材料也能降低功耗。例如在標準CMOS產(chǎn)品線中已經(jīng)加進了磁性材料，而像碳納米管和石墨烯等‘神奇’的材料也開始浮出檯面。

為了以鐵電RAM（FRAM）制造嵌入式微控制器，TI在CMOS產(chǎn)品線中增加了磁性材料。從RamtronInternational公司獲得授權(quán)的FRAM比起快閃記憶體更方便，因為它們既具有非揮發(fā)性，還支援隨機存取。

“與快閃記憶體相較，我們非揮發(fā)性的FRAM在讀寫能耗方面更高效。”TI無線事業(yè)部CTOBaherHaroun指出。
Enpirion公司也在其CMOS產(chǎn)品線中導(dǎo)入磁性材料，并計劃于2012年開始為其電源管理芯片制造整合型電感與變壓器。目前，電感和變壓器還無法更經(jīng)濟地整合在必須于高頻作業(yè)的芯片上，但Enpirion公司專有的磁性材料已經(jīng)著眼于解決這方面的問題。

“我們已經(jīng)整合了不同的金屬合金，使我們的磁性材料可在很高的頻率下執(zhí)行作業(yè)，同時還能保持高能效。”Enpirion公司的Lotfi透露。

與此同時，SemiconductorResearch公司最近資助了IBM和美國哥倫比亞大學(xué)共同進行的一項研究計劃──將電感整合于處理器上。該公司聲稱能透過芯片穩(wěn)壓功能在奈秒級時間內(nèi)調(diào)節(jié)供電電壓，實現(xiàn)工作負載匹配，因而使能耗降幅高達20%。

在不遠的將來，CMOS產(chǎn)品線還可能增加的其它近期材料包括砷化銦鎵（InGaAs）。英特爾公司計劃使用InGaAs增強未來三閘電晶體上的通道，據(jù)稱此舉可望使工作電壓降低至0.5V。

然而，長期來看，碳納米管和平面版的石墨烯很可能成為未來超低功耗元件的首選材料。

在喬治亞理工學(xué)院（GeorgiaTech）的實驗室中，已經(jīng)證明石墨烯的互連性能超過銅。IBM公司也已經(jīng)展示使用碳納米管或石墨烯材料，可制造出低功耗、超高速的電晶體。TI最近則展示石墨烯可望在晶圓級制造出來。
英特爾公司針對以碳材料實現(xiàn)更高電遷移率方面進行研究，但其結(jié)論則是這些材料的商用時機未到。

“使用納米碳或石墨烯的碳互連結(jié)構(gòu)具有非常吸引人的特性。”英特爾公司的Bohr指出，“不過，儘管大體積材料具有更低電阻，連接路徑的電阻卻不低。不過這是一種非常具有前景的材料，因此我希望在今后幾年能夠見到更多的業(yè)界相關(guān)研究。”

圖1：Atrenta公司的工具可以很早就估計功耗；此處指出設(shè)計周期開始之初的潛在熱點。
圖片來源：Atrenta公司

圖2：透過采用未摻雜電晶體通道（位于中間的白色區(qū)域，在淺綠色的輕摻雜閾值區(qū)以及深綠色的重摻雜篩選區(qū)上方），SuVolta公司的平面CMOS制程可望使半導(dǎo)體電壓進一步降低。
來源：SuVolta公司

圖3：英特爾的turbo模式可在高負載期間提升時脈以增加速度，并監(jiān)控核心溫度，在開始過熱時逐漸降低時脈速度。
來源：英特爾

圖4：賽靈思公司能夠使用臺積電的硅插入器在封裝內(nèi)互連4個FPGA，從而使功耗從112W降低到19W。
來源：賽靈思

圖5：Enpirion公司的芯片上電感是采用專用制程以及獨特的磁合金材料在硅晶圓上制造而成的。

 

 

STM32/STM8

意法半導(dǎo)體/ST/STM