本白皮書討論各種存儲器接口控制器設(shè)計(jì)所面臨的挑戰(zhàn)和 Xilinx 的解決方案，同時也說明如何使用 Xilinx軟件工具和經(jīng)過硬件驗(yàn)證的參考設(shè)計(jì)來為您自己的應(yīng)用(從低成本的 DDR SD
2010-08-18 10:50:37
3238 
：視頻處理器框圖FPGA獲取并緩存四個視頻源的數(shù)據(jù)流。這些FIFO緩沖器由DDR3存儲器控制器清空并保存在DDR3存儲器中。一旦一個完整的視頻數(shù)據(jù)包存儲完畢，視頻處理器會向DDR3存儲器控制器申請數(shù)據(jù)
2019-05-24 05:00:34
Everspin Technologies總部位于亞利桑那州錢德勒，主要是設(shè)計(jì)和制造MRAM、STT-MRAM的全球領(lǐng)導(dǎo)者，Everspin所生產(chǎn)的MRAM產(chǎn)品包括40nm，28nm及更高工藝在內(nèi)
2020-08-31 13:59:46
請教大家，我打算使用這個方案，FPGA使用控制器硬核，外面掛兩個16位DDR，這兩個DDR的的差分時鐘、地址線、控制線等共用，只有數(shù)據(jù)線使用各自的。希望做到兩片同時訪問，一次把32位數(shù)據(jù)分成兩個16
2016-04-26 13:41:00
DDR3的理論帶寬怎么計(jì)算？用xilinx的控制器輸入時鐘200M。fpga與DDR的接口如下：
2016-02-17 18:17:40
XILINX 關(guān)于FPGA 對DDR SDRAM 的設(shè)計(jì)文檔
2012-08-17 09:20:26
Pinout文件，我們可以靈活選擇。圖2、FPGA Pinout下載鏈接圖3、Xilinx官網(wǎng)下載Pinout我們打開一個.TXT形式的Pinout，如圖4所示?？梢钥吹?，文件分為8列，包含所有設(shè)計(jì)原理圖
2021-05-28 09:23:25
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。
2016-05-27 16:39:58
的JEDEC標(biāo)準(zhǔn)DDR4接口的變體，它包含了對完整系統(tǒng)支持所需的獨(dú)特功能。本文將幫助工程師了解Xilinx FPGA控制器的Everspin STT-DDR4設(shè)計(jì)指南
2021-01-15 06:08:20
破解Lesson05 特權(quán)Xilinx FPGA SF-SP6入門指南 -- 文本編輯器notepad++安裝Lesson06 特權(quán)Xilinx FPGA SF-SP6入門指南 -- ISE中使
2015-07-22 11:49:20
你好任何人都可以指導(dǎo)我，Xilinx ISE中的DDR控制器是否有任何IP實(shí)現(xiàn)。如果沒有如何實(shí)現(xiàn)DDR控制器以上來自于谷歌翻譯以下為原文Hi can any one guide me
2019-02-27 12:13:51
MIG IP控制器是Xilinx為用戶提供的一個用于DDR控制的IP核，方便用戶在即使不了解DDR的控制和讀寫時序的情況下，也能通過MIG IP控制器讀寫DDR存儲器。一、新建工程在Vivado環(huán)境
2019-12-19 14:36:01
xilinx公司的7系列FPGA應(yīng)用指南
2012-08-14 12:17:40
實(shí)現(xiàn)特權(quán)同學(xué)的例程 特權(quán)FPGA VIP視頻圖像開發(fā)套件例程詳解2——DDR2控制器讀寫測試 時，進(jìn)行IP核配置時，進(jìn)入下一步配置參數(shù)時，變成黑屏重裝軟件也不行
2018-01-24 08:23:17
。2．5 LBS狀態(tài)機(jī)工作流程FPGA作為LBS的邏輯控制器，負(fù)責(zé)協(xié)調(diào)好與DDR_FIFO數(shù)據(jù)和PEX8311之間的時序關(guān)系。系統(tǒng)接收數(shù)據(jù)時，首先由驅(qū)動程序向PEX8311發(fā) 送復(fù)位信號，通過
2015-01-29 14:09:17
【PCB多層板設(shè)計(jì)挑戰(zhàn)賽】+FPGA控制器應(yīng)用領(lǐng)域：基于FPGA的低速輔助駕駛控制器挑戰(zhàn)點(diǎn)：為了保證FPGA的高速接口（DDR4/MIPI/DP/USB）的SI并降低EMC，采用多層GND進(jìn)行信號
2022-11-09 17:35:05
本文和設(shè)計(jì)代碼由FPGA愛好者小梅哥編寫，未經(jīng)作者許可，本文僅允許網(wǎng)絡(luò)論壇復(fù)制轉(zhuǎn)載，且轉(zhuǎn)載時請標(biāo)明原作者。Altera DDR2控制器使用IP的方式實(shí)現(xiàn)，一般很少自己寫控制器代碼。ddr
2020-02-25 18:33:00
`例說FPGA連載36：DDR控制器集成與讀寫測試之功能概述特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1c0nf6Qc 本實(shí)例對Altera提供
2016-10-08 17:05:55
`例說FPGA連載41：DDR控制器集成與讀寫測試之DDR2 IP核接口描述特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1c0nf6Qc 如圖
2016-10-27 16:36:58
SATA主機(jī)控制器SATA Host控制器SATA Host Controller基于FPGA的SATA主機(jī)控制器基于FPGA的SATA Host控制器本人在北京工作7年以上,非常
2015-11-11 15:06:39
我可以使用mig生成ddr控制器（xc6vlx130t）嗎？mig向?qū)е恢С?b class="flag-6" style="color: red">ddr2和ddr3！
2020-06-12 07:32:48
如圖７所示。圖７ DDR3讀寫狀態(tài)機(jī)為確保設(shè)計(jì)的可行性及可靠性，對編寫的DDR3讀寫控制器進(jìn)行板級驗(yàn)證，硬件測試中選用Xilinx公司的Kintex-7 FPGA以及Micron公司的DDR
2018-08-02 09:34:58
基于Xilinx FPGA的DDR2 SDRAM存儲器接口
2012-08-20 18:55:15
DDR3存儲器控制器面臨的挑戰(zhàn)有哪些？如何用一個特定的FPGA系列LatticeECP3實(shí)現(xiàn)DDR3存儲器控制器。
2021-04-30 07:26:55
你好使用Xilinx的任何一個端口MIG DDR2 SDRAM控制器都是我遇到了問題我有vhdl頂級系統(tǒng)，其中我實(shí)例化ddr2控制器我的ddr2包裝器與testcase一起工作正常（由MIG提供
2019-08-19 10:47:06
嗨，我們從xilnx購買了ML555板。我們想驗(yàn)證該板上的ddr2控制器。我們已經(jīng)加載了CD中提供的ddr2控制器的位圖文件。我們沒有觀察到為閱讀文件中提到的比較邏輯有效的數(shù)據(jù)提供的任何LED切換。如用戶指南中所述，正確生成時鐘。讓我們知道這種行為的原因。問候--sampath
2019-08-19 09:35:52
你好如何在不使用DDR內(nèi)存控制器的情況下設(shè)計(jì)FPGA BRAM（或任何其他內(nèi)存模塊_SD，DDR以外的本地等）大容量存儲單元？當(dāng)我通過示例設(shè)計(jì)“VC707_bist”替換DRAM控制器和BRAM
2019-04-04 15:10:55
的工作時鐘頻率。然而，設(shè)計(jì)至DDR3的接口也變得更具挑戰(zhàn)性。在FPGA中實(shí)現(xiàn)高速、高效率的DDR3控制器是一項(xiàng)艱巨的任務(wù)。直到最近，只有少數(shù)高端（昂貴）的FPGA有支持與高速的DDR3存儲器可靠接口的塊
2019-08-09 07:42:01
Xilinx DDR 控制器?！ ?b class="flag-6" style="color: red">DDR PHY 與電路板調(diào)試： Zynq UltraScale+ MPSoC VCU DDR 控制器采用 MIG PHY?！ ∵@意味著您可以使用標(biāo)準(zhǔn) MIG 示例設(shè)計(jì)來驗(yàn)證您
2021-01-07 16:02:09
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器？
2021-01-22 06:29:21
大家好，我想設(shè)計(jì)自己的DDR控制器并在FPGA上驗(yàn)證它。我將在verilog中實(shí)現(xiàn)我剛開始閱讀JESDC79C DDR規(guī)格..但我很困惑如何編寫那些初始化序列？請建議如何處理這個設(shè)計(jì)DDR控制器
2019-04-29 11:59:22
嗨，我即將使用Virtex-4QV設(shè)備（XQR4VFX140）開始一個新項(xiàng)目。雖然我對使用DDR2 / DDR3 SDRAM的Xilinx MIG有一些經(jīng)驗(yàn)，但我發(fā)現(xiàn)MIG IP不支持VIRTEX-4QV器件。那可能是另類？如何將DDR2 SDRAM與此FPGA連接？彌敦道
2020-04-02 06:08:46
目前有一個項(xiàng)目需要使用
DDR3作為顯示緩存，VGA作為顯示
器，
FPGA作為主控
器，來刷圖片到VGA上。VGA部分已經(jīng)完成，唯獨(dú)這個
DDR3以前沒有使用過，時序又比較復(fù)雜，所以短時間內(nèi)難以完成，希望做過
DDR3
控制器的大神指點(diǎn)一二。急求?。。。?/div>
2015-11-16 09:18:59
DDR SDRAM在嵌入式系統(tǒng)中有哪些應(yīng)用？DDR SDRAM的工作方式有哪幾種？怎樣去設(shè)計(jì)DDR SDRAM控制器？
2021-04-30 07:04:04
FPGA與DDR2存儲器接口DDR2控制器的設(shè)計(jì)原理是什么？DDR2控制器的應(yīng)用有哪些？
2021-04-30 06:28:13
的內(nèi)存控制器的設(shè)計(jì)與應(yīng)用.pdf基于Spartan-3+FPGA的DDR2+SDRAM存儲器接口設(shè)計(jì).pdf一種采用FPGA設(shè)計(jì)的SDRAM控制器.pdf用Xilinx+FPGA實(shí)現(xiàn)DDR+SDRAM控制器.pdf
2012-07-28 14:40:53
適用于Xilinx Virtex-7 FPGA開發(fā)板的32位DDR4 SDRAM
2020-12-30 07:39:14
你好我在Xilinx Spartan3E啟動板上為舊的基于Z80的計(jì)算機(jī)開始了我自己的項(xiàng)目。但我已經(jīng)凍結(jié)了DDR內(nèi)存控制器。我可以使用任何DDR參考設(shè)計(jì)嗎？我需要8位數(shù)據(jù)路徑，就緒/忙碌信號表示
2019-05-15 07:15:33
Virtex-4 FPGA應(yīng)用指南
使用Virtex-4器件的DDR2控制器(267MHz及以上)
DDR2SDRAM器件提供了比DDRSDRAM指標(biāo)所要求的更好的新功能，并允許DDR2器件以666Mb/s的數(shù)據(jù)
2010-05-13 14:14:26
39 用中檔FPGA實(shí)現(xiàn)高速DDR3存儲器控制器
引言
由于系統(tǒng)帶寬不斷的增加，因此針對更高的速度和性能，設(shè)計(jì)人員對存儲技術(shù)進(jìn)行了優(yōu)化。下一代雙數(shù)據(jù)速率（D
2010-01-27 11:25:19879 
本文是關(guān)于 xilinx公司的7系列FPGA應(yīng)用指南。xilinx公司的7系列FPGA包括3個子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對這3各系列芯片的介紹。 下表是xilinx公司的7系列FPGA芯片容量對比表
2012-08-07 17:22:55201 使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，
2013-01-08 18:15:50237 基于Xilinx的DDR2 SDRAM存儲控制器的用戶接口設(shè)計(jì)與仿真，本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗(yàn)證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速
2013-01-10 14:12:452990 用FPGA設(shè)計(jì)DDR2控制器講解DDR2時序原理用戶接口設(shè)計(jì)幫助用戶快速掌握DDR2的控制技術(shù)新手上路的非常有幫助的資料。
2015-11-10 10:54:143 Xilinx FPGA工程例子源碼：DDR SDRAM控制器參考設(shè)計(jì)VHDL代碼
2016-06-07 11:44:1419 Xilinx FPGA工程例子源碼：DDR SDRAM控制器verilog代碼
2016-06-07 14:13:4338 Xilinx FPGA工程例子源碼：FPGA實(shí)現(xiàn)CAN總線控制器源碼
2016-06-07 14:13:4387 Xilinx FPGA工程例子源碼：USB接口控制器參考設(shè)計(jì)VHDL代碼(Xilinx)
2016-06-07 14:54:5721 Xilinx-ISE9.x-FPGA-CPLD設(shè)計(jì)指南合集
2022-03-22 18:03:0976 Xilinx FPGA工程例子源碼：Xilinx DDR3最新VHDL代碼(通過調(diào)試)
2016-06-07 14:54:5777 Xilinx FPGA工程例子源碼：Xilinx DDR2存儲器接口調(diào)試代碼
2016-06-07 14:54:5727 Xilinx FPGA工程例子源碼：Xilinx 的用于設(shè)計(jì)SMBus控制器的源程序
2016-06-07 15:07:4514 Xilinx FPGA工程例子源碼：基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序
2016-06-07 15:07:4512 基于協(xié)議控制器的DDR3訪存控制器的設(shè)計(jì)及優(yōu)化_陳勝剛
2017-01-07 19:00:3915 DDR2SDRAM控制器IP功能測試與FPGA驗(yàn)證_陳平
2017-01-07 21:45:573 ? 和 ?Xilinx Ehab Mohsen? 聊到了將 ?DDR4? 與 ?Xilinx UltraScale? FPGA? 相結(jié)合可實(shí)現(xiàn)的驚人性能優(yōu)勢和功能。 立即觀看在線座談 ??
2017-02-09 06:18:33470 控制器用戶接口設(shè)計(jì)方案。該控制器用戶接口已經(jīng)在Xilinx 公司的VC707 開發(fā)板上通過了功能驗(yàn)證，并成功的被應(yīng)用到高速圖像數(shù)據(jù)采集系統(tǒng)中。
2017-11-17 14:14:023290 
提出一種便于用戶操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過IP核控制DDR2。簡單介紹了DDR2的特點(diǎn)和操作
2017-11-22 07:20:504687 
使用中速Kintex-7 325T FPGA演示DDR3控制器和接口，運(yùn)行速度高于1866 Mbps數(shù)據(jù)速率。
2018-11-30 06:21:005276 
Everspin 近日宣布，其已開始試生產(chǎn)最新的 1Gb STT-MRAM（自旋轉(zhuǎn)移力矩磁阻）非易失性隨機(jī)存取器。
2019-06-27 08:59:439837 GlobalFoundries、Everspin聯(lián)合宣布，雙方已經(jīng)達(dá)成新的合作，將利用GF 12LP（12nm FinFET）工藝來制造新一代STT-MRAM（自旋轉(zhuǎn)移矩磁阻內(nèi)存），包括獨(dú)立的MRAM芯片和嵌入式的eMRAM。
2020-03-16 08:42:26497 MRAM和STT MRAM。STT MRAM需要控制器啟用或FPGA，該公司也一直在通過其伙伴關(guān)系發(fā)展其生態(tài)系統(tǒng)。 Everspin的幾個合作
2020-03-23 15:32:08646 ）STT-MRAM位單元的開發(fā)方面處于市場領(lǐng)先地位。 Toggle MRAM為許多行業(yè)提供服務(wù)，包括交通運(yùn)輸，航空航天和醫(yī)療，物聯(lián)網(wǎng)及工業(yè)。Everspin與全球能源管理和自動化專家Schneider
2020-04-09 09:28:05680 DDR對于做項(xiàng)目來說，是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 開發(fā)工具：Vivado
2020-11-26 15:02:117386 
UltraScale+ MPSoC VCU（H.264/H.265 視頻編解碼器）連用。
因此，調(diào)試將不同于 MIG 等傳統(tǒng) Xilinx DDR 控制器。
DDR PHY 與電路板調(diào)試：
Zynq UltraScale...
2021-02-23 06:00:1015 本應(yīng)用指南描述了在 Virtex?-4 XC4VLX25 FF668 -10C 器件中實(shí)現(xiàn)的 DDR SDRAM 控制器。該實(shí)現(xiàn)運(yùn)用了直接時鐘控制技術(shù)來實(shí)現(xiàn)數(shù)據(jù)采集，并采用自動校準(zhǔn)電路來調(diào)整數(shù)據(jù)線上的延遲。
2021-03-26 14:42:414 Xilinx FPGA的監(jiān)控器件補(bǔ)充部件指南
2021-04-27 19:28:565 基于FPGA的DDR3SDRAM控制器設(shè)計(jì)及實(shí)現(xiàn)簡介(arm嵌入式開發(fā)平臺PB)-該文檔為基于FPGA的DDR3SDRAM控制器設(shè)計(jì)及實(shí)現(xiàn)簡介資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-30 09:05:517 基于FPGA的DDR3SDRAM控制器設(shè)計(jì)及實(shí)現(xiàn)(嵌入式開發(fā)式入門)-該文檔為基于FPGA的DDR3SDRAM控制器設(shè)計(jì)及實(shí)現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-07-30 13:07:0935 ，以及對應(yīng)的波形圖和 Verilog HDL 實(shí)現(xiàn)。我們調(diào)取的 DDR3 SDRAM 控制器給用戶端預(yù)留了接口，我們可以通過這些預(yù)留的接口總線實(shí)現(xiàn)對該 IP 核的控制，本章節(jié)將會講解如何根據(jù) Xilinx 官方提供的技術(shù)參數(shù)來實(shí)現(xiàn)對 IP 核的寫控制。寫命令和寫數(shù)據(jù)總線介紹DDR3 SDRAM控制器I
2021-12-04 19:21:054 Everspin Technologies，Inc是設(shè)計(jì)制造MRAM和STT-MRAM的全球領(lǐng)導(dǎo)者其市場和應(yīng)用領(lǐng)域涉及數(shù)據(jù)持久性和完整性，低延遲和安全性至關(guān)重要。E...
2022-01-25 19:29:143 Everspin是設(shè)計(jì)制造MRAM、STT-MRAM的翹楚，其市場和應(yīng)用涉及數(shù)據(jù)持久性和完整性，低延遲和安全性至關(guān)重要。在磁存儲器設(shè)計(jì)，制造和交付...
2022-01-26 18:14:019 干貨來了，用DDR搬磚，只需要會用IP就好，Xilinx官方Y(jié)YDS!
2022-02-21 18:15:326873 
everspin在磁存儲器設(shè)計(jì)，制造和交付給相關(guān)應(yīng)用方面的知識和經(jīng)驗(yàn)在半導(dǎo)體行業(yè)中是獨(dú)一無二的。Everspin擁有超過600項(xiàng)有效專利和申請的知識產(chǎn)權(quán)組合，在平面內(nèi)和垂直磁隧道結(jié)（MTJ）STT-MRAM位單元的開發(fā)方面處于市場領(lǐng)先地位。
2022-11-17 14:23:282461 
本文介紹一個FPGA開源項(xiàng)目：DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實(shí)現(xiàn)讀寫操作。
2023-09-01 16:23:19743 
電子發(fā)燒友網(wǎng)站提供《面向Xilinx FPGA和SoC的超快設(shè)計(jì)方法指南.pdf》資料免費(fèi)下載
2023-09-14 10:02:311 電子發(fā)燒友網(wǎng)站提供《Xilinx FPGA和SoC的超高速設(shè)計(jì)方法指南.pdf》資料免費(fèi)下載
2023-09-14 09:41:060 16層官方Xilinx Kintex UltraScale FPGA KCU105 4片DDR4分享下載
2021-10-11 14:24:5763 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論