S5PV210的I2C控制器簡介

通信雙方本質(zhì)上是通過時序在工作，但是時序會比較復(fù)雜不利于SoC軟件完成，于是乎解決方案是SoC內(nèi)部內(nèi)置了硬件的控制器來產(chǎn)生通信時序。這樣我們寫軟件時只需要向控制器的寄存器中寫入配置值即可，控制器會產(chǎn)生適當(dāng)?shù)臅r序在通信線上和對方通信。

1.結(jié)構(gòu)

(1)時鐘部分，時鐘來源是PCLK_PSYS，經(jīng)過內(nèi)部分頻最終得到I2C控制器的CLK，通信中這個CLK會通過SCL線傳給從設(shè)備。

(2)I2C總線控制邏輯（前臺代表是I2CCON、I2CSTAT這兩個寄存器），主要負責(zé)產(chǎn)生I2C通信時序。實際編程中要發(fā)送起始位、停止位、接收ACK等都是通過這兩個寄存器（背后所代表的電路模塊）實現(xiàn)的。

(3)移位寄存器（shift register），將代碼中要發(fā)送的字節(jié)數(shù)據(jù)，通過移位寄存器變成1個位一個位的丟給SDA線上去發(fā)送/接收。學(xué)過數(shù)字電路的同學(xué)應(yīng)該對移位寄存器不陌生。

(4)地址寄存器+比較器。本I2C控制器做從設(shè)備的時候用。(沒用過，理論分析)

2.系統(tǒng)分析I2C的時鐘

(1)I2C時鐘源頭來源于PCLK（PCLK_PSYS，等于66MHz），經(jīng)過了2級分頻后得到的。

(2)第一級分頻是I2CCON的bit6，可以得到一個中間時鐘I2CCLK（等于PCLK/16或者PCLK/512）

(3)第二級分頻是得到最終I2C控制器工作的時鐘，以I2CCLK這個中間時鐘為來源，分頻系數(shù)為[1,16]

(4)最終要得到時鐘是2級分頻后的時鐘，譬如一個可用的設(shè)置是：66000KHz/512/4=32KHz

3.主要寄存器I2CCON、I2CSTAT、I2CADD、I2CDS

I2CCON + I2CSTAT：主要用來產(chǎn)生通信時序和I2C接口配置。

I2CADD：用來寫自己的slave address

I2CDS：發(fā)送/接收的數(shù)據(jù)都放在這里

4.I2C從設(shè)備的設(shè)備地址

(1)KXTE9的I2C地址固定為0b0001111（0x0f）

(2)I2C從設(shè)備地址本身是7位的，但是在I2C通信中發(fā)送I2C從設(shè)備地址時實際發(fā)送的是8位，這8位中高7位（bit7-bit1）對應(yīng)I2C從設(shè)備的7位地址，最低一位（LSB）存放的是R/W信息（就是說下一個數(shù)據(jù)是主設(shè)備寫從設(shè)備讀（對應(yīng)0），還是主設(shè)備讀從設(shè)備寫（對應(yīng)1））

(3)基于上面講的，對于KXTE9來說，主設(shè)備（SoC）發(fā)給gsensor信息時，SAD應(yīng)該是：0b00011110(0x1E)

如果是主設(shè)備讀取gsensor信息時，SAD應(yīng)該是：0b00011111（0x1F）

5.I2C從設(shè)備的通信速率

(1)I2C協(xié)議本身屬于低速協(xié)議，通信速率不能太高。

(2)實際上通信的主設(shè)備和從設(shè)備本身都有最高的通信速率限制（屬于各個芯片本身的參數(shù)），實際編程時怎么確定最終的通信速率？只要小于兩個即可。

(3)一般來說只能做從設(shè)備的sensor芯片本身i2c通信速率偏低，像KXTE9最高支持400KHz的頻率。