基于32位RISC-V CPU架構的Trikarenos微控制器

地球上使用的電子設備很少能夠在離開地球舒適的大氣層后幸存下來。特別是處理器的設計必須能夠承受外太空的惡劣條件，包括輻射和接近絕對零的溫度。RISC-V 似乎可以幫助解決這一挑戰(zhàn)。

瑞士公立大學蘇黎世聯(lián)邦理工學院的研究人員開發(fā)了 Trikarenos，這是一種基于 RISC-V 的微控制器，旨在在太空等惡劣環(huán)境中可靠運行。Trikarenos 可以承受輻射引起的單粒子擾亂 (SEU)，這是由單個電離粒子引起的微電子設備狀態(tài)的變化。此外，它可以提供與傳統(tǒng)“太空芯片”相當?shù)男阅芩剑牡哪芰績H為相同能源預算的一小部分。

傳統(tǒng)上，這個問題是通過使用在舊工藝節(jié)點上開發(fā)的輻射硬化芯片來解決的。老化的基于 PowerPC 的 BAE RAD750 就是一個典型的例子。該芯片于 2001 年推出，采用 250 納米工藝節(jié)點制造，二十年后該芯片仍在使用，并執(zhí)行了無數(shù)次飛行任務，并為好奇號和毅力號火星車以及詹姆斯網絡太空望遠鏡提供動力。

研究人員解釋說，針對太空條件的常見對策通常依賴于專有的抗輻射技術、低密度制造節(jié)點和廣泛的復制。這些因素導致成本高、性能和效率低。Trikarenos 旨在通過臺積電提供的 32 位 RISC-V CPU 架構和“先進”28nm 制造技術來應對這些挑戰(zhàn)。

研究人員表示，28 納米節(jié)點已展現(xiàn)出對輻射引起的 SEU 事件“破壞性影響”的恢復能力，并且與之前的設計相比，它提供了前所未有的效率水平。Trikarenos 采用超低功耗PULPissimo微控制器架構，該架構是開源的，就像 RISC-V CPU 架構一樣。

該芯片包含三個基于 RISC-V 的 Ibex 計算核心，每個核心的時鐘速度高達 270 MHz，并由 8 個 SRAM 組提供數(shù)據(jù)，每個 SRAM 組有 256 KB 的內存。這三個核心以“三核鎖步”配置運行，其中每個核心同時執(zhí)行相同的操作。如果 SEU 事件損壞其中一個核心，則類似于少數(shù)派報告中描述的投票將確定正確的操作輸出。

旨在增強輻射耐受性的其他架構元素包括集成冗余、糾錯存儲體以及連續(xù)讀取每個內存地址以糾正任何可糾正錯誤的“內存清理器”。此外，三個 Ibex 核心在物理上由每個核心周圍 20 微米的間隙隔開。這很重要，因為設計人員需要確保單個粒子撞擊不會影響兩個獨立核心上的類似元素。

三核設計提供了更高的容錯能力，但可能會影響控制器的潛在性能。盡管如此，該設計似乎能夠提供與基于 PowerPC 的 RAD750 芯片相當?shù)男阅芩?，該芯片已經使用了二十年，并且仍然被主要航天機構用于執(zhí)行最復雜的任務，例如詹姆斯·韋伯太空望遠鏡。未來幾年，NASA 打算用SiFive 設計的高性能 RISC-V CPU 取代 RAD750 。

與功耗為 5 瓦的 RAD750 相比，Trikarenos 只需 15.7 毫瓦即可實現(xiàn)相同的計算結果，這使其有利于 CubeSat 衛(wèi)星發(fā)射等能源受限的任務。如果不需要極高的可靠性，三個內核可以并行運行，提供三核鎖步設計 300% 的性能。

如上所述，蘇黎世聯(lián)邦理工學院并不是第一個提出基于 RISC-V 的航天部件的機構。去年，我們了解到SiFive 的 RISC-V 兼容 CPU 內核將為 NASA 的高性能航天計算機 (HPSC) 提供動力。

該計算機系統(tǒng)是與 SiFive 和 Microchip 合作開發(fā)的，合同為期三年，價值 5000 萬美元。完成后，該部件預計將成為航天局未來載人和無人任務的支柱。

不過，與 Trikarenos 相比，HPSC 的威力要強不少。據(jù) SiFive 稱，與它所取代的 RAD750 相比，該部件的性能將提高 100 倍。據(jù)說該芯片具有 12 個核心，其中 8 個基于 SiFive 的 X280 矢量處理器設計，以及 4 個通用核心。

編輯：黃飛