FIR 濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理中，主要功能就是將不感興趣的信號(hào)濾除，留下有用信號(hào)。##全并行FIR濾波器結(jié)構(gòu)
2014-06-27 10:02:56
8178 FIR 濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理中，主要功能就是將不感興趣的信號(hào)濾除，留下有用信號(hào)。##脈動(dòng)型(Systolic)FIR濾波器設(shè)計(jì)
2014-06-30 09:47:401872 本文簡(jiǎn)要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。##FIR 數(shù)字濾波器的詳細(xì)設(shè)計(jì)。
2014-07-24 15:30:058387 
`我參照潘松主編的《現(xiàn)代DSP技術(shù)》設(shè)計(jì)FIR數(shù)字濾波器做畢業(yè)設(shè)計(jì)，請(qǐng)求各位大神幫忙看下我這個(gè)是什么問題，使用的DSP Builder 13.0版本，破解和軟件匹配都是沒有問題的，運(yùn)行時(shí)
2021-03-07 00:42:07
DSP++5.1.1 FIR庫進(jìn)行濾波，出現(xiàn)如圖的情況，FIR輸出前40個(gè)數(shù)據(jù)都是"0"，不知問題出在哪里？
]
FIR 濾波器通頻帶是10KHZ ，阻帶20K
2024-01-12 06:03:40
濾波器使用的比較多?！ ?、相較于IIR濾波器, FIR濾波器有以下的優(yōu)點(diǎn)： (1) 可以很容易地設(shè)計(jì)線性相位的濾波器，線性相位濾波器延時(shí)輸入信號(hào)，卻并不扭曲其相位，實(shí)現(xiàn)簡(jiǎn)單， 在大多數(shù)DSP處理器
2011-09-24 16:05:53
濾波器均有與之對(duì)應(yīng)的函數(shù)用于階數(shù)的選擇。iir單位響應(yīng)為無限脈沖序列fir單位響應(yīng)為有限的iir幅頻特性精度很高，不是線性相位的，可以應(yīng)用于對(duì)相位信息不敏感的音頻信號(hào)上；fir幅頻特性精度較之于iir
2018-03-12 13:21:07
matlab下設(shè)計(jì)IIR濾波器程序流程框圖IIR與FIR數(shù)字濾波器的比較：1、從性能上比較 從性能上來說，IIR濾波器傳輸函數(shù)的極點(diǎn)可位于單位圓內(nèi)的任何地方，因此可用較低的階數(shù)獲得高的選擇性，所用的存貯單元少
2016-08-08 08:49:32
，穩(wěn)定性強(qiáng)，故不存在不穩(wěn)定的問題;FIR具有嚴(yán)格的線性相位，幅度特性隨意設(shè)置的同時(shí)，保證精確的線性相位;FIR設(shè)計(jì)方式是線性的，硬件容易實(shí)現(xiàn);FIR相對(duì)IIR濾波器而言，相同性能指標(biāo)時(shí)，階次較高，對(duì)CPU
2019-06-27 04:20:31
我在長度為2500的信號(hào)上執(zhí)行46階FIR低通濾波器；在16 MIPS下使用PIC24FJ256GB206。所有的值都是浮動(dòng)的。使用該鏈路實(shí)現(xiàn)算法。目前，正在執(zhí)行2.76秒來執(zhí)行對(duì)我的應(yīng)用程序不可
2019-10-17 06:28:21
誰有FIR濾波器的DSP實(shí)現(xiàn)，C語言的
2014-03-28 16:39:15
FIR濾波器的實(shí)現(xiàn)方法有哪幾種？基于Verilog HDL的FIR數(shù)字濾波器設(shè)計(jì)與仿真
2021-04-09 06:02:50
；FIR 濾波器的系統(tǒng)函數(shù)為多項(xiàng)式；FIR 濾波器具有線性相位。實(shí)現(xiàn)同樣參數(shù)的濾波器，FIR比IIR需要的階數(shù)高，因此計(jì)算量大。目前，FIR 數(shù)字濾波器的設(shè)計(jì)方法主要是建立在對(duì)理想濾波器頻率特性做某種近似的基礎(chǔ)上。設(shè)計(jì)方法有窗函數(shù)法，等波紋設(shè)計(jì)法(Equiripple)和最小二乘法 (Least
2021-08-17 06:19:17
一、混響reverb效果1、實(shí)現(xiàn)的經(jīng)典Schroeder混響模型，4個(gè)梳狀濾波器(C1、C2、C3、C4)+2個(gè)全通濾波器(A1、A2)組合而成。2、實(shí)現(xiàn)較為復(fù)雜的Moorer混響模型，結(jié)構(gòu)如下
2021-08-17 09:24:44
，只能通過改變零點(diǎn)位置來改變性能，為了達(dá)到高的選擇性必須用較高的階數(shù)。對(duì)于同樣的濾波器設(shè)計(jì)指標(biāo)，FIR濾波器要求的階數(shù)可能比 IIR濾波器高10倍以上。由于 FIR 數(shù)字濾波器具有嚴(yán)格的相位特性，對(duì)于
2021-08-08 07:00:00
使用iir濾波器相對(duì)fir濾波器可以在使用更小的階數(shù)的情況下實(shí)現(xiàn)更好的效果。實(shí)驗(yàn)證明，可能20階的iir效果堪比500階左右的fir濾波器效果。首先放出iir的matlab仿真代碼：%本程
2021-12-22 08:29:40
FIR濾波器工程說明本案例設(shè)計(jì)了一個(gè)15階的低通線性相位FIR濾波器，采用布萊克曼窗函數(shù)設(shè)計(jì)，截止頻率為500HZ，采樣頻率為2000HZ；實(shí)現(xiàn)全串行結(jié)構(gòu)的濾波器；采用具有白噪聲特性的輸入信號(hào)，以及
2017-08-02 17:35:24
，它具有線性相位、容易設(shè)計(jì)的優(yōu)點(diǎn)。這也就說明，IIR濾波器具有相位不線性，不容易設(shè)計(jì)的缺點(diǎn)。而另一方面，IIR卻擁有FIR所不具有的缺點(diǎn)，那就是設(shè)計(jì)同樣參數(shù)的濾波器，FIR比IIR需要更多的參數(shù)。這也就說明，要增加DSP的計(jì)算量。DSP需要更多的計(jì)算時(shí)間，對(duì)DSP的實(shí)時(shí)性有影響。以下都是低通濾波器的設(shè)計(jì)。
2019-06-26 06:15:35
,ARM_MATH_MATRIX_CHECK,ARM_MATH_ROUNDING3. 增加包含頭文件目錄4. 打開Matlab，輸入fdatool命令，進(jìn)行FIR濾波器設(shè)計(jì)具體設(shè)計(jì)選哪種濾波器，多少階，采樣率，截止頻率完全根據(jù)自己的要求設(shè)計(jì)，完成后點(diǎn)Generate C header 來輸出濾波器參數(shù)。5. STM32 代碼...
2021-08-24 07:48:34
fpga實(shí)現(xiàn)濾波器fpga實(shí)現(xiàn)濾波器在利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理方面，分布式算法發(fā)揮著關(guān)鍵作用，與傳統(tǒng)的乘加結(jié)構(gòu)相比，具有并行處理的高效性特點(diǎn)。本文研究了一種16階FIR濾波器的FPGA設(shè)計(jì)方法
2012-08-12 11:50:16
。本文研究了一種16階FIR濾波器的FPGA設(shè)計(jì)方法，采用Verilog HDI語言描述設(shè)計(jì)文件，在Xilinx ISE 7.1i及ModelSim SE 6.1b平臺(tái)上進(jìn)行了實(shí)驗(yàn)仿真及時(shí)序分析，并探討了實(shí)際工程中硬件資源利用率及運(yùn)算速度等問題。
2012-08-11 18:27:41
第37章FIR濾波器的實(shí)現(xiàn) 本章節(jié)講解FIR濾波器的低通，高通，帶通和帶阻濾波器的實(shí)現(xiàn)。 37.1 FIR濾波器介紹 37.2 Matlab工具箱生成C頭文件 37.3 FIR低通濾波器
2015-07-11 10:58:15
最近在做一個(gè)FPGA的課程設(shè)計(jì)，遇到一個(gè)比較煩人的問題，希望大神們可以指點(diǎn)迷律。一個(gè)16階的FIR濾波器，采用分布式算法實(shí)現(xiàn)的，采樣率1M，fc＝100K，頻率到了30K以上時(shí)就會(huì)出現(xiàn)那些尖刺，很
2018-02-25 19:25:50
就說明，要增加DSP的計(jì)算量。DSP需要更多的計(jì)算時(shí)間，對(duì)DSP的實(shí)時(shí)性有影響。 以下都是低通濾波器的設(shè)計(jì)。 FIR的設(shè)計(jì)： FIR濾波器的設(shè)計(jì)比較簡(jiǎn)單，就是要設(shè)計(jì)一個(gè)數(shù)字濾波器去逼近一個(gè)理想
2019-09-29 14:06:31
結(jié)構(gòu)還可以分為全串行和半串行結(jié)構(gòu)，全串行結(jié)構(gòu)是指進(jìn)行對(duì)稱系數(shù)的加法運(yùn)算也由一個(gè)加法器串行實(shí)現(xiàn)，半串行結(jié)構(gòu)則指用多個(gè)加法器同時(shí)實(shí)現(xiàn)對(duì)稱系數(shù)的加法運(yùn)算。本案例設(shè)計(jì)了一個(gè)15階的低通線性相位FIR濾波器，采用
2017-04-14 15:20:31
FIR濾波器如何定義？為什么要使用FIR濾波器？
2021-04-06 07:48:45
FIR濾波器的原理是什么？基于DSP Builder的FIR濾波器該如何去設(shè)計(jì)？
2021-06-02 06:26:02
成長，CIC低通濾波器得到了廣泛的應(yīng)用。長期以來，CIC梳狀濾波器一般是在通用DSP處理器上實(shí)現(xiàn)的，由于DSP處理器的順序執(zhí)行特性的限制，其速度很難滿足一些高速抽取與插值系統(tǒng)的需要。FPGA具有優(yōu)良的全硬件并行執(zhí)行的特性，研究CIC梳狀濾波器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)具有重要的現(xiàn)實(shí)意義。
2019-09-23 07:22:30
Quartus II進(jìn)行時(shí)序仿真驗(yàn)證。3．1 DSP Builder實(shí)現(xiàn)lD-DWT分解分解模塊的結(jié)構(gòu)如圖1所示。信號(hào)并行從4級(jí)延遲線輸出，與FIR濾波器系數(shù)進(jìn)行卷積，然后再偶抽取便可得到近似部分和細(xì)節(jié)
2021-05-13 07:00:00
Quartus II進(jìn)行時(shí)序仿真驗(yàn)證。3．1 DSP Builder實(shí)現(xiàn)lD-DWT分解分解模塊的結(jié)構(gòu)如圖1所示。信號(hào)并行從4級(jí)延遲線輸出，與FIR濾波器系數(shù)進(jìn)行卷積，然后再偶抽取便可得到近似部分和細(xì)節(jié)
2021-06-04 07:00:00
基于DSP的FIR 數(shù)字濾波器設(shè)計(jì)基于DSP 的FIR 數(shù)字濾波器的設(shè)計(jì)陳永泰，李蕾武漢理工大學(xué)信息工程學(xué)院，武漢（430070）E-mail：ultralilei@gmail.com摘 要
2008-05-14 23:30:12
脈沖響應(yīng)（ⅡR）濾波器和有限長單位脈沖響應(yīng)（FIR）濾波器兩種，其中，FIR濾波器能提供理想的線性相位響應(yīng)，在整個(gè)頻帶上獲得常數(shù)群時(shí)延從而得到零失真輸出信號(hào)，同時(shí)它可以采用十分簡(jiǎn)單的算法實(shí)現(xiàn)，這兩個(gè)
2019-08-30 07:18:39
基于FPGA的17階FIR濾波器VHDL代碼及說明文檔
2012-08-17 11:49:54
基于FPGA的FIR濾波器IP仿真實(shí)例 AT7_Xilinx開發(fā)板（USB3.0+LVDS）資料共享 騰訊鏈接：https://share.weiyun.com/5GQyKKc 百度網(wǎng)盤鏈接
2019-07-16 17:24:22
DSPBuilder設(shè)計(jì)了一個(gè)4階FIR濾波器,并用QuartusII進(jìn)行硬件仿真,仿真結(jié)果表明設(shè)計(jì)FIR濾波器的正確性。同時(shí)使用IPCore開發(fā)基于FPGA的FIR數(shù)字濾波器,利用現(xiàn)有的IPCore在FPGA器件上實(shí)現(xiàn)濾波器設(shè)計(jì)。
2012-08-11 15:32:34
基于FPGA的fir濾波器實(shí)現(xiàn)
2017-08-28 19:57:36
1）設(shè)計(jì)FIR濾波器，能顯示濾波器的幅頻響應(yīng)和相頻響應(yīng)。（2）采用窗函數(shù)法設(shè)計(jì)。（3）在前面上可以設(shè)置，濾波器類型（低通、高通、帶通、帶阻）、各種窗函數(shù)，濾波器階數(shù)（或稱抽頭），采樣頻率，低截止頻率，高截止頻率，并能顯示幅頻響應(yīng)曲線（有線性和對(duì)數(shù)兩種形式）和相頻響應(yīng)曲線
2012-05-31 17:41:50
系統(tǒng)兼具實(shí)時(shí)性和靈活性，而現(xiàn)有設(shè)計(jì)方案(如DSP)則難以同時(shí)達(dá)到這兩方面要求。而使用具有并行處理特性的FPGA實(shí)現(xiàn)FIR濾波器，具有很強(qiáng)的實(shí)時(shí)性和靈活性，因此為數(shù)字信號(hào)處理提供一種很好的解決方案。
2019-11-04 08:08:24
本帖最后由 eehome 于 2013-1-5 09:50 編輯
基于fpga的fir濾波器的實(shí)現(xiàn)
2012-08-17 16:42:33
MATLAB怎么進(jìn)行軟件濾波仿真一階二階電路濾波器的軟件方式實(shí)現(xiàn)
2021-04-06 08:11:53
此示例顯示如何設(shè)計(jì)低通FIR濾波器。這里介紹的許多概念可以擴(kuò)展到其他響應(yīng)，如高通，帶通等。FIR濾波器被廣泛使用，因?yàn)樗鼈兙哂袕?qiáng)大的設(shè)計(jì)算法，以非遞歸形式實(shí)現(xiàn)時(shí)的固有穩(wěn)定性，可以輕松實(shí)現(xiàn)線性
2018-08-23 10:00:16
FIR濾波器的原理及結(jié)構(gòu)是什么基于分布式算法的FIR濾波器的實(shí)現(xiàn)
2021-05-08 08:39:41
型、頻率取樣型、格型四種。其中最適合FPGA實(shí)現(xiàn)的是直接型?！爸苯印笔侵钢苯佑删矸e公式得到：由上圖可知，n階FIR濾波器就需要n個(gè)乘法器。如果設(shè)計(jì)的是線性相位FIR，則h(n)是對(duì)稱的，利用對(duì)稱性可以
2020-09-25 17:44:38
怎么實(shí)現(xiàn)基于PSO的FIR數(shù)字濾波器設(shè)計(jì)？
2021-05-14 06:49:00
并行流水結(jié)構(gòu)FIR的原理是什么基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實(shí)現(xiàn)
2021-04-29 06:30:54
目前FIR濾波器的硬件實(shí)現(xiàn)的方式有哪幾種？怎么在FPGA上實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)？
2021-05-07 06:03:13
本文以實(shí)現(xiàn)抽取率為2的具有線性相位的3階FIR抽取濾波器為例，介紹了一種用XC2V1000型FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。
2021-05-07 06:02:47
濾波器獲得了更廣泛的應(yīng)用。FIR濾波器有多種設(shè)計(jì)和實(shí)現(xiàn)方法，最為常用的是基于分布式算法的FIR濾波器設(shè)計(jì)。
2019-08-23 06:39:46
濾波器獲得了更廣泛的應(yīng)用。FIR濾波器有多種設(shè)計(jì)和實(shí)現(xiàn)方法，最為常用的是基于分布式算法的FIR濾波器設(shè)計(jì)。
2019-08-27 07:16:54
本帖最后由 mr.pengyongche 于 2013-4-30 03:16 編輯
題目 基于DSP的數(shù)字FIR濾波器的設(shè)計(jì) 需要做出硬件電
2012-05-03 17:45:20
轉(zhuǎn)dsp系列教程 FIR濾波器設(shè)計(jì)到的內(nèi)容比較多，本章節(jié)主要經(jīng)行了總結(jié)性的介紹，以幫助沒有數(shù)字信號(hào)處理基礎(chǔ)的讀者能夠有個(gè)整體的認(rèn)識(shí)，有了這個(gè)整體的認(rèn)識(shí)之后再去查閱相關(guān)資料可以到達(dá)事半功倍的效果
2016-09-29 08:23:26
轉(zhuǎn)dsp系列教程 本章節(jié)講解FIR濾波器的低通，高通，帶通和帶阻濾波器的實(shí)現(xiàn)。 37.1 FIR濾波器介紹 37.2 Matlab工具箱生成C頭文件 37.3 FIR低通濾波器設(shè)計(jì) 37.4 FIR
2016-09-29 08:32:34
相位；
FIR設(shè)計(jì)方式是線性的，硬件容易實(shí)現(xiàn)；
FIR相對(duì)IIR濾波器而言，相同性能指標(biāo)時(shí)，階次較高，對(duì)CPU的性能要求較高。
下圖是FIR濾波原理圖：
IIR濾波器
一、定義
2023-05-29 16:47:16
請(qǐng)問ADSP21489可運(yùn)行幾個(gè)2000階的FIR濾波器？
2023-11-29 07:01:28
調(diào)用VC5504的DSP庫函數(shù)來做濾波，請(qǐng)問fir庫函數(shù)的濾波器階數(shù)（庫函數(shù)說明文獻(xiàn)中的nh）最大能夠達(dá)到多少階？
2018-07-31 06:52:00
這一節(jié)主要講解一下轉(zhuǎn)置型FIR濾波器實(shí)現(xiàn)。 FIR濾波器的單位沖激響應(yīng)h（n）可以表示為如下式： 對(duì)應(yīng)轉(zhuǎn)置型結(jié)構(gòu)的FIR濾波器，如圖1所示，抽頭系數(shù)與上一節(jié)中講解直接型FIR濾波器的實(shí)例
2019-06-28 08:22:02
dsp fir濾波器程序
FIR濾波器沒有反饋回路，因此它是無條件穩(wěn)定系統(tǒng)，其單位沖激響應(yīng)h（n）是一個(gè)有限長序列。
2008-01-16 09:34:07
50 fir濾波器的dsp設(shè)計(jì)文章設(shè)計(jì)了一種基于TI 公司的DSP(TMS320VC5402)的FIR 數(shù)字濾波器系統(tǒng)。主要包括了DSP 最小系統(tǒng)電路設(shè)計(jì)、AD 和DA 轉(zhuǎn)換接口電路設(shè)計(jì)，并給出了系統(tǒng)初始化程序
2008-01-26 13:32:4467 用窗函數(shù)設(shè)計(jì)FIR濾波器一、實(shí)驗(yàn)?zāi)康?、熟悉FIR濾波器設(shè)計(jì)的基本方法。2、掌握用窗函數(shù)設(shè)計(jì)FIR數(shù)字濾波器的原理及方法，熟悉相應(yīng)的計(jì)算機(jī)高級(jí)語言編程。3、熟悉線性
2009-05-10 10:02:1597 本文介紹了能高效實(shí)現(xiàn)固定常數(shù)乘法的分布式算法原理，給出了在FPGA 中用查找表實(shí)現(xiàn)FIR濾波器的算法設(shè)計(jì)，并以一個(gè)16 階低通濾波器為例說明了設(shè)計(jì)過程。該設(shè)計(jì)通過Altera 公司的EP
2009-09-02 10:10:0210 ：FIR 數(shù)字濾波器由于具有諸多優(yōu)點(diǎn)，因而在數(shù)字信號(hào)處理中得到了十分廣泛的應(yīng)用。介紹了MATLAB 環(huán)境下FIR 數(shù)字濾波器的設(shè)計(jì)、仿真和基于TMS320VC5416DSP 硬件平臺(tái)的實(shí)現(xiàn)。詳細(xì)描述
2009-12-16 13:31:2258 分析了FIR數(shù)字濾波器的基本原理，在MATLAB環(huán)境下利用窗函數(shù)設(shè)計(jì)FIR低通濾波器，實(shí)現(xiàn)了FIR低通濾波器的設(shè)計(jì)仿真。將設(shè)計(jì)的符合要求的濾波器在TI公司DSPTMS320LF2407A上實(shí)現(xiàn)。通過
2009-12-18 15:53:56101 什么是fir數(shù)字濾波器
Part 1: Basics1.1 什么是FIR濾波器?FIR 濾波器是在數(shù)字信號(hào)處理(DSP)中經(jīng)常使用的兩種
2008-01-16 09:42:2216243 DA算法的FIR濾波器設(shè)計(jì)
1．引言 在數(shù)字信號(hào)處理系統(tǒng)中，FIR數(shù)字濾波器多采用專用DSP芯片(如TMS320CXX系列)，這種基于DSP的處理系統(tǒng)存
2008-01-16 09:49:422065 
如何用用FPGA實(shí)現(xiàn)FIR濾波器
你接到要求用FPGA實(shí)現(xiàn)FIR濾波器的任務(wù)時(shí)，也許會(huì)想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識(shí)，但是下一步該做什么呢?哪些參數(shù)是重
2009-03-30 12:25:454503 
摘要： 針對(duì)在FPGA中實(shí)現(xiàn)FIR濾波器的關(guān)鍵--乘法運(yùn)算的高效實(shí)現(xiàn)進(jìn)行了研究，給了了將乘法化為查表的DA算法，并采用這一算法設(shè)計(jì)了FIR濾波器。通過FPGA仿零點(diǎn)驗(yàn)證
2009-06-20 14:09:36677 
用DSP實(shí)現(xiàn)FIR數(shù)字濾波器
FIR濾波器具有幅度特性可隨意設(shè)計(jì)、線性相位特性可嚴(yán)格精確保證等優(yōu)點(diǎn)，因此在要求相位線性信道的現(xiàn)代電子系統(tǒng)，如圖
2009-10-21 18:31:092271 
FIR 濾波器FAQ (基本知識(shí)問答)
1.1 什么是FIR濾波器?
FIR 濾波器是在數(shù)字信號(hào)處理(DSP)中經(jīng)常使用的兩種基本的濾波器之一
2009-10-30 08:06:451301 
基于DSP/BIOS的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)
1 引言
數(shù)字信號(hào)處理器(DSP)擁有強(qiáng)大的數(shù)字信號(hào)處理能力，與其配套的集成可視化開發(fā)環(huán)境CCS(Coder Co
2009-12-16 10:23:041252 
摘要：數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中有著廣泛的應(yīng)用。數(shù)字濾波器既可以是有限長單脈沖響應(yīng)(FIR)濾 波器也可以是無限長單脈沖響應(yīng)(IIR)濾波器。通過兩者特點(diǎn)的比較，按照
2011-03-31 09:51:0382 基于流水線技術(shù)，利用FPGA進(jìn)行并行可重復(fù)配置高精度的 FIR濾波器 設(shè)計(jì)。使用VHDL可以很方便地改變濾波器的系數(shù)和階數(shù)。在DSP中采用這種FIR濾波器的設(shè)計(jì)方法可以充分發(fā)揮FPGA的優(yōu)勢(shì)。
2011-07-18 17:09:2863 目前數(shù)字濾波器的硬件實(shí)現(xiàn)方法通常采用專用DSP芯片或FPGA,本文從FIR濾波器的系數(shù)考慮，采用CSD編碼，對(duì)FIR數(shù)字濾波器進(jìn)行優(yōu)化設(shè)計(jì)。
2011-08-16 10:54:413632 
在數(shù)字信號(hào)處理應(yīng)用中， 濾波占有十分重要的地位， 如對(duì)信號(hào)的過濾、檢測(cè)、預(yù)測(cè)等， 都要廣泛地用到濾波器。文中研究了FIR濾波器窗函數(shù)算法的基本思想給出了在定點(diǎn)DSP芯片上實(shí)現(xiàn)
2011-09-19 12:14:0110907 
本文通過介紹一種借助Matlab的FDATOOL濾波器設(shè)計(jì)分析軟件，設(shè)計(jì)了一種FIR數(shù)字帶通濾波器，并對(duì)一段含噪語音信號(hào)進(jìn)行濾波。利用匯編語言編程，在DSP上實(shí)現(xiàn)了該濾波器。實(shí)驗(yàn)結(jié)果表明，
2012-07-26 10:45:3828569 
描述了基于FPGA的FIR濾波器設(shè)計(jì)。根據(jù)FIR的原理及嚴(yán)格線性相位濾波器具有偶對(duì)稱的性質(zhì)給出了FIR濾波器的4種結(jié)構(gòu)，即直接乘加結(jié)構(gòu)、乘法器復(fù)用結(jié)構(gòu)、乘累加結(jié)構(gòu)、DA算法。在本文中給
2012-11-09 17:32:37121 分析了數(shù)字濾波器的原理，介紹了采用窗體函數(shù)法完成FIR數(shù)字濾波器，包括MATLAB仿真和DSP的實(shí)現(xiàn)方法。通過MATLAB仿真驗(yàn)證了所設(shè)計(jì)的濾波器具有良好的濾波功能，以TMS320F2812DSP為核心器
2013-06-09 16:21:33156 基于FPGA的FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)，下來看看
2016-05-10 11:49:0238 基于MATLAB的FIR濾波器設(shè)計(jì)與濾波。
2016-12-14 22:08:2563 Matlab輔助DSP實(shí)現(xiàn)FIR數(shù)字濾波器
2017-10-20 09:34:045 ，結(jié)合MATLAB軟件提供的專用數(shù)字濾波器設(shè)計(jì)工具包FDATOOL，以及QuartusⅡ軟件提供的FIR核實(shí)現(xiàn)快速、便捷的設(shè)計(jì)FIR濾波器的幾個(gè)具體實(shí)驗(yàn)，得出結(jié)論證實(shí)了熟練使用FDATOOL工具和FIR核比直接編寫代碼設(shè)計(jì)FIR濾波器更加方便、快捷，但編寫代碼具有靈活性更強(qiáng)的優(yōu)勢(shì)。
2017-12-21 14:53:1414 的自適應(yīng)調(diào)整是通過控制算法對(duì)信道中的信號(hào)進(jìn)行快速檢測(cè)，然后將結(jié)果和濾波器的輸出結(jié)果進(jìn)行差值計(jì)算進(jìn)行反饋調(diào)節(jié)。利用Quartus II和DSP Builder設(shè)計(jì)基于FPGA的16階系數(shù)可調(diào)FIR濾波器
2018-07-23 17:21:002372 
本文檔的主要內(nèi)容詳細(xì)介紹的是使用DSP設(shè)計(jì)和仿真FIR濾波器包括了：dsp builder profile和基本設(shè)計(jì)流程和fir的設(shè)計(jì)過程及注意事項(xiàng)
2020-09-01 16:02:0012 上文 FPGA數(shù)字信號(hào)處理之濾波器2_使用dsp48e1的fir濾波器設(shè)計(jì)完成了結(jié)構(gòu)設(shè)計(jì)。
2023-06-02 12:36:22717 
介紹了基于Matlab和DSP設(shè)計(jì)FIR數(shù)字濾波器的四種方法，并經(jīng)過實(shí)驗(yàn)，將一個(gè)多頻率成分的信號(hào)通過該濾波器并進(jìn)行比對(duì),實(shí)驗(yàn)結(jié)果表明,這四種方法都能有效地實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)任務(wù)。
2023-10-19 16:29:550
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論