處理器的高速、低功耗發(fā)展到啥地步了？

　　產(chǎn)業(yè)界的大數(shù)據(jù)處理、平板電腦等移動(dòng)應(yīng)用愈發(fā)重要，對(duì)于微處理器的高性能化和低功耗化的要求也節(jié)節(jié)攀升。而另一方面，單純依靠微細(xì)化提高性能、降低功耗已經(jīng)變得困難，從電路到軟件，再到封裝，處理器行業(yè)正在通過(guò)匯集多方技術(shù)，著手解決這個(gè)問(wèn)題。

　　處理器高性能化的方向之一是提高時(shí)鐘頻率。原因是在需要優(yōu)化計(jì)算等復(fù)雜處理的用途中，因?yàn)椴⑿卸容^低，多核并行處理有時(shí)效果不佳。而提高時(shí)鐘頻率存在的問(wèn)題，則是耗電和對(duì)PVT變化的抗擾性變差。

　　作為解決這一問(wèn)題的技術(shù)，美國(guó)IBM公司發(fā)布了基于共振電路技術(shù)的大規(guī)模全局時(shí)鐘網(wǎng)絡(luò)技術(shù)（演講序號(hào)C23-5）。在共振時(shí)鐘電路中，配置與時(shí)鐘網(wǎng)絡(luò)的寄生電容并聯(lián)的電感器，構(gòu)成共振電路。此時(shí)，配合共振電路的振動(dòng)，通過(guò)利用時(shí)鐘脈沖提高時(shí)鐘的電位，可以減少時(shí)鐘供給系統(tǒng)的功率。

　　提高能源效率需要高Q值的LC電路，這在過(guò)去需要使用大面積的電感器。而此次發(fā)表的成果通過(guò)采用雙層電感器，以較小的面積，實(shí)現(xiàn)了高Q值。而且通過(guò)采用可編程延遲電路，提高了抗擾性。

　　該公司的“IBM z13”微處理器采用17層金屬布線的22nm工藝high-k CMOS SOI技術(shù)。集成了8個(gè)處理器內(nèi)核和40億個(gè)晶體管。在5G～5.5GHz的頻域，最終階段時(shí)鐘網(wǎng)格的功率，比不使用共振時(shí)降低了50%。

　　英特爾發(fā)布移動(dòng)用14nm工藝處理器

　　美國(guó)英特爾公司發(fā)布了移動(dòng)設(shè)備用處理器“第5代酷睿M處理器（代碼：Broadwell）”的低功耗化技術(shù)。從處理技術(shù)到軟件，通過(guò)綜合改進(jìn)，圖形性能最大提高60%，芯片的總功耗（TDP）降低到了過(guò)去的40%。

　　14nm三柵工藝技術(shù)實(shí)現(xiàn)了面向移動(dòng)用途的優(yōu)化。除寄生電容減少25%外，還使工作電壓降低10%，晶體管性能提高了10～15%。漏電流減少50%，面積減少了49%。

　　配備能夠?qū)崿F(xiàn)更好的Droop控制的完全集成型穩(wěn)壓器和線性穩(wěn)壓器（LVR）。配合其他降低功耗的方法，與過(guò)去相比，大幅降低了工作功耗和待機(jī)功耗。

　　借助Broadwell首次采用的三維電感器技術(shù)，封裝的厚度縮小30%，提高了低負(fù)載時(shí)的效率。通過(guò)重新分割SoC的輸入輸出、重新設(shè)計(jì)DDR系統(tǒng)，輸入輸出功率降低了30%。在多種閑置模式下，通過(guò)關(guān)閉SoC芯片的各部分，使待機(jī)功耗降低了60%。借助使用新軟件的協(xié)同優(yōu)化方法，實(shí)現(xiàn)占空比控制和動(dòng)態(tài)顯示器支持，改善了圖形及顯示器子系統(tǒng)的能源效率。