基于多種EDA工具的FPGA設(shè)計(jì)

基于多種EDA工具的FPGA設(shè)計(jì)

介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了整個(gè)FPGA的設(shè)計(jì)流程。?

????關(guān)鍵詞: FPGA? 仿真? 綜合? EDA

??? 在數(shù)字系統(tǒng)設(shè)計(jì)的今天,片上系統(tǒng)(SoC)技術(shù)的出現(xiàn)已經(jīng)在設(shè)計(jì)領(lǐng)域引起深刻變革。為適應(yīng)產(chǎn)品盡快上市的要求,設(shè)計(jì)者必須合理選擇各EDA廠家提供的加速設(shè)計(jì)的工具軟件,以使其產(chǎn)品在本領(lǐng)域良性發(fā)展。FPGA設(shè)計(jì)是當(dāng)前數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域中的重要方式之一。本文以多種EDA廠家工具為基礎(chǔ),系統(tǒng)介紹FPGA設(shè)計(jì)的流程。?

1 數(shù)字邏輯劃分與FPGA內(nèi)部結(jié)構(gòu)?

??? 圖1所示為數(shù)字邏輯樹狀分類圖,由其可以看出,現(xiàn)場(chǎng)可編程門陣列(FPGA)是專用集成電路中可編程邏輯器件的重要分支。?

??? 隨著微電子工業(yè)的發(fā)展與進(jìn)步,FPGA的集成度已經(jīng)達(dá)到數(shù)百萬(wàn)門,如Xilinx公司的Xcv3200e最大門數(shù)為320萬(wàn)門,Altera公司的Apex20k1500e為150萬(wàn)門,且系統(tǒng)時(shí)鐘頻率已達(dá)到200MHz,支持多種I/O電壓標(biāo)準(zhǔn),并具有豐富的可重復(fù)利用的IP 核,便于加速系統(tǒng)設(shè)計(jì)。?

??? FPGA的內(nèi)部資源(以Xilinx公司為例)一般分為可編程邏輯塊CLB、輸入輸出塊IOB和可編程連線PI三部分。通過(guò)編程控制PI連接各CLB單元,可以形成具有特定功能的電路。使用各公司的專用設(shè)計(jì)軟件設(shè)計(jì)FPGA,最終可形成由PI控制CLB單元的位流文件。?

??? Xilinx公司主推的Virtex系列FPGA產(chǎn)品采用0.22微米工藝,具有如下特性:支持9種I/O標(biāo)準(zhǔn)、4個(gè)延時(shí)鎖定環(huán)、塊存儲(chǔ)與分布存儲(chǔ)并存、可編程流水延時(shí)存儲(chǔ)、熱控制、配置速率為500Mb/s。而Altera公司的Apex20ke系列同樣是其公司主推的FPGA產(chǎn)品,在內(nèi)部布線資源方面與Xilinx公司產(chǎn)品不同。在Virtex器件中,分為雙長(zhǎng)線、單長(zhǎng)線、長(zhǎng)線幾種,在布線時(shí)可以按最近原則進(jìn)行取舍;而在Apex20ke中,連線僅為一種等長(zhǎng),所以在時(shí)序分析時(shí)比較準(zhǔn)確。?

2 FPGA設(shè)計(jì)原理?

??? FPGA設(shè)計(jì)大體分為設(shè)計(jì)輸入、綜合、功能仿真(前仿真)、實(shí)現(xiàn)、時(shí)序仿真(后仿真)、配置下載等六個(gè)步驟,設(shè)計(jì)流程如圖2所示。下面分別介紹各個(gè)設(shè)計(jì)步驟。?

2.1 設(shè)計(jì)輸入?

??? 設(shè)計(jì)輸入包括使用硬件描述語(yǔ)言HDL、狀態(tài)圖與原理圖輸入三種方式。HDL設(shè)計(jì)方式是現(xiàn)今設(shè)計(jì)大規(guī)模數(shù)字集成電路的良好形式,除IEEE標(biāo)準(zhǔn)中VHDL與Verilog HDL兩種形式外,尚有各自FPGA廠家推出的專用語(yǔ)言,如Quartus下的AHDL。HDL語(yǔ)言描述在狀態(tài)機(jī)、控制邏輯、總線功能方面較強(qiáng),使其描述的電路能在特定綜合器(如Synopsys公司的FPGA Compiler II 或FPGA Express)作用下以具體硬件單元較好地實(shí)現(xiàn);而原理圖輸入在頂層設(shè)計(jì)、數(shù)據(jù)通路邏輯、手工最優(yōu)化電路等方面具有圖形化強(qiáng)、單元節(jié)儉、功能明確等特點(diǎn)。另外,在Altera公司Quartus軟件環(huán)境下,可以使用Memory Editor對(duì)內(nèi)部memory進(jìn)行直接編輯置入數(shù)據(jù)。常用方式是以HDL語(yǔ)言為主,原理圖為輔,進(jìn)行混合設(shè)計(jì)以發(fā)揮二者各自特色。?

??? 通常,FPGA廠商軟件與第三方軟件設(shè)有接口,可以把第三方設(shè)計(jì)文件導(dǎo)入進(jìn)行處理。如Quartus與Foundation都可以把EDIF網(wǎng)表作為輸入網(wǎng)表而直接進(jìn)行布局布線,布局布線后,可再將生成的相應(yīng)文件交給第三方進(jìn)行后續(xù)處理。?

2.2 設(shè)計(jì)綜合?

??? 綜合,就是針對(duì)給定的電路實(shí)現(xiàn)功能和實(shí)現(xiàn)此電路的約束條件,如速度、功耗、成本及電路類型等,通過(guò)計(jì)算機(jī)進(jìn)行優(yōu)化處理,獲得一個(gè)能滿足上述要求的電路設(shè)計(jì)方案。也就是說(shuō),被綜合的文件是HDL文件(或相應(yīng)文件等),綜合的依據(jù)是邏輯設(shè)計(jì)的描述和各種約束條件,綜合的結(jié)果則是一個(gè)硬件電路的實(shí)現(xiàn)方案,該方案必須同時(shí)滿足預(yù)期的功能和約束條件。對(duì)于綜合來(lái)說(shuō),滿足要求的方案可能有多個(gè),綜合器將產(chǎn)生一個(gè)最優(yōu)的或接近最優(yōu)的結(jié)果。因此,綜合的過(guò)程也就是設(shè)計(jì)目標(biāo)的優(yōu)化過(guò)程,最后獲得的結(jié)果與綜合器的工作性能有關(guān)。?

??? FPGA Compiler II是一個(gè)完善的FPGA邏輯分析、綜合和優(yōu)化工具,它從HDL形式未優(yōu)化的網(wǎng)表中產(chǎn)生優(yōu)化的網(wǎng)表文件,包括分析、綜合和優(yōu)化三個(gè)步驟。其中,分析是采用Synopsys標(biāo)準(zhǔn)的HDL語(yǔ)法規(guī)則對(duì)HDL源文件進(jìn)行分析并糾正語(yǔ)法錯(cuò)誤;綜合是以選定的FPGA結(jié)構(gòu)和器件為目標(biāo),對(duì)HDL和FPGA網(wǎng)表文件進(jìn)行邏輯綜合;而優(yōu)化則是根據(jù)用戶的設(shè)計(jì)約束對(duì)速度和面積進(jìn)行邏輯優(yōu)化,產(chǎn)生一個(gè)優(yōu)化的FPGA網(wǎng)表文件,以供FPGA布局和布線工具使用,即將電路優(yōu)化于特定廠家器件庫(kù),獨(dú)立于硅特性,但可以被約束條件所驅(qū)動(dòng)。?

??? 利用FPGA Compiler II進(jìn)行設(shè)計(jì)綜合時(shí),應(yīng)在當(dāng)前Project下導(dǎo)入設(shè)計(jì)源文件,自動(dòng)進(jìn)行語(yǔ)法分析,在語(yǔ)法無(wú)誤并確定綜合方式、目標(biāo)器件、綜合強(qiáng)度、層次保持選擇、優(yōu)化目標(biāo)等設(shè)置后,即可進(jìn)行綜合與優(yōu)化。在此可以將兩步獨(dú)立進(jìn)行,在兩步之間進(jìn)行約束指定,如時(shí)鐘的確定、通路與端口的延時(shí)、模塊的算子共享、寄存器的扇出等。如果設(shè)計(jì)模型較大,可以采用層次化方式進(jìn)行綜合,先綜合下級(jí)模塊,后綜合上級(jí)模塊。在進(jìn)行上級(jí)模塊綜合時(shí)設(shè)置下級(jí)模塊為Don′t Touch,使設(shè)計(jì)與綜合過(guò)程合理化。綜合后形成的網(wǎng)表可以以EDIF格式輸出,也可以以VHDL或Verilog HDL格式輸出,將其導(dǎo)入FPGA設(shè)計(jì)廠商提供的可支持第三方設(shè)計(jì)輸入的專用軟件中,就可進(jìn)行后續(xù)的FPGA芯片的實(shí)現(xiàn)。綜合完成后可以輸出報(bào)告文件,列出綜合狀態(tài)與綜合結(jié)果,如資源使用情況、綜合后層次信息等。?

2.3 仿真驗(yàn)證?

??? 從廣義上講,設(shè)計(jì)驗(yàn)證包括功能與時(shí)序仿真和電路驗(yàn)證。仿真是指使用設(shè)計(jì)軟件包對(duì)已實(shí)現(xiàn)的設(shè)計(jì)進(jìn)行完整測(cè)試,模擬實(shí)際物理環(huán)境下的工作情況。前仿真是指僅對(duì)邏輯功能進(jìn)行測(cè)試模擬,以了解其實(shí)現(xiàn)的功能是否滿足原設(shè)計(jì)的要求,仿真過(guò)程沒(méi)有加入時(shí)序信息,不涉及具體器件的硬件特性,如延時(shí)特性;而在布局布線后,提取有關(guān)的器件延遲、連線延時(shí)等時(shí)序參數(shù),并在此基礎(chǔ)上進(jìn)行的仿真稱為后仿真,它是接近真實(shí)器件運(yùn)行的仿真。?

2.4 設(shè)計(jì)實(shí)現(xiàn)?

??? 實(shí)現(xiàn)可理解為利用實(shí)現(xiàn)工具把邏輯映射到目標(biāo)器件結(jié)構(gòu)的資源中,決定邏輯的最佳布局,選擇邏輯與輸入輸出功能塊連接的布線通道進(jìn)行連線,并產(chǎn)生相應(yīng)文件(如配置文件與相關(guān)報(bào)告)。通?？煞譃槿缦挛鍌€(gè)步驟:?

??? (1)轉(zhuǎn)換:將多個(gè)設(shè)計(jì)文件進(jìn)行轉(zhuǎn)換并合并到一個(gè)設(shè)計(jì)庫(kù)文件中。?

??? (2)映射:將網(wǎng)表中邏輯門映射成物理元素,即把邏輯設(shè)計(jì)分割到構(gòu)成可編程邏輯陣列內(nèi)的可配置邏輯塊與輸入輸出塊及其它資源中的過(guò)程。?

??? (3)布局與布線:布局是指從映射取出定義的邏輯和輸入輸出塊,并把它們分配到FPGA內(nèi)部的物理位置,通常基于某種先進(jìn)的算法,如最小分割、模擬退火和一般的受力方向張弛等來(lái)完成;布線是指利用自動(dòng)布線軟件使用布線資源選擇路徑試著完成所有的邏輯連接。因最新的設(shè)計(jì)實(shí)現(xiàn)工具是時(shí)序驅(qū)動(dòng)的,即在器件的布局布線期間對(duì)整個(gè)信號(hào)通道執(zhí)行時(shí)序分析,因此可以使用約束條件操縱布線軟件,完成設(shè)計(jì)規(guī)定的性能要求。在布局布線過(guò)程中,可同時(shí)提取時(shí)序信息形成報(bào)告。?

??? (4)時(shí)序提取:產(chǎn)生一反標(biāo)文件,供給后續(xù)的時(shí)序仿真使用。?

??? (5)配置:產(chǎn)生FPGA配置時(shí)所需要的位流文件。?

??? 在實(shí)現(xiàn)過(guò)程中可以進(jìn)行選項(xiàng)設(shè)置。因其支持增量設(shè)計(jì),可以使其重復(fù)多次布線,且每次布線利用上一次布線信息以使其布線更優(yōu)或達(dá)到設(shè)計(jì)目標(biāo)。在實(shí)現(xiàn)過(guò)程中應(yīng)設(shè)置默認(rèn)配置的下載形式,以使后續(xù)位流下載正常。?

2.5 時(shí)序分析?

??? 在設(shè)計(jì)實(shí)現(xiàn)過(guò)程中,在映射后需要對(duì)一個(gè)設(shè)計(jì)的實(shí)際功能塊的延時(shí)和估計(jì)的布線延時(shí)進(jìn)行時(shí)序分析;而在布局布線后,也要對(duì)實(shí)際布局布線的功能塊延時(shí)和實(shí)際布線延時(shí)進(jìn)行靜態(tài)時(shí)序分析。從某種程度來(lái)講,靜態(tài)時(shí)序分析可以說(shuō)是整個(gè)FPGA設(shè)計(jì)中最重要的步驟,它允許設(shè)計(jì)者詳盡地分析所有關(guān)鍵路徑并得出一個(gè)有次序的報(bào)告,而且報(bào)告中含有其它調(diào)試信息,比如每個(gè)網(wǎng)絡(luò)節(jié)點(diǎn)的扇出或容性負(fù)載等。靜態(tài)時(shí)序分析器可以用來(lái)檢查設(shè)計(jì)的邏輯和時(shí)序,以便計(jì)算各通路性能,識(shí)別可能的蹤跡,檢測(cè)建立和保持時(shí)間的配合,時(shí)序分析器不要求用戶產(chǎn)生輸入激勵(lì)或測(cè)試矢量。雖然Xilinx與Altera在FPGA開發(fā)套件上擁有時(shí)序分析工具,但在擁有第三方專門時(shí)序分析工具的情況下,僅利用FPGA廠家設(shè)計(jì)工具進(jìn)行布局布線,而使用第三方的專門時(shí)序分析工具進(jìn)行時(shí)序分析,一般FPGA廠商在其設(shè)計(jì)環(huán)境下皆有與第三方時(shí)序分析工具的接口。Synopsys公司的PrimeTime是一個(gè)很好的時(shí)序分析工具,利用它可以達(dá)到更好的效果。將綜合后的網(wǎng)表文件保存為db格式,可在PrimeTime環(huán)境下打開。利用此軟件查看關(guān)鍵路徑或設(shè)計(jì)者感興趣的通路的時(shí)序,并對(duì)其進(jìn)行分析,再次對(duì)原來(lái)的設(shè)計(jì)進(jìn)行時(shí)序約束,可以提高工作主頻或減少關(guān)鍵路徑的延時(shí)。與綜合過(guò)程相似,靜態(tài)時(shí)序分析也是一個(gè)重復(fù)的過(guò)程,它與布局布線步驟緊密相連,這個(gè)操作通常要進(jìn)行多次直到時(shí)序約束得到很好的滿足。?

??? 在綜合與時(shí)序仿真過(guò)程中交互使用PrimeTime進(jìn)行時(shí)序分析,滿足設(shè)計(jì)要求后即可進(jìn)行FPGA芯片投片前的最終物理驗(yàn)證。?

2.6 下載驗(yàn)證?

??? 下載是在功能仿真與時(shí)序仿真正確的前提下,將綜合后形成的位流下載到具體的FPGA芯片中,也叫芯片配置。FPGA設(shè)計(jì)有兩種配置形式:直接由計(jì)算機(jī)經(jīng)過(guò)專用下載電纜進(jìn)行配置;由外圍配置芯片進(jìn)行上電時(shí)自動(dòng)配置。因FPGA具有掉電信息丟失的性質(zhì),因此可在驗(yàn)證初期使用電纜直接下載位流,如有必要再將其燒錄到配置芯片中(如Xilinx的XC18V系列,Altera的EPC2系列)。使用電纜下載時(shí)有多種下載方式,如對(duì)Xilinx公司的FPGA下載可以使用JTAG Programmer、Hardware Programmer、PROM Programmer三種方式,而對(duì)Altera公司的FPGA可以選擇JTAG方式或Passive Serial方式。因FPGA大多支持IEEE的JTAG標(biāo)準(zhǔn),所以使用芯片上的JTAG口是常用下載方式。?

??? 將位流文件下載到FPGA器件內(nèi)部后進(jìn)行實(shí)際器件的物理測(cè)試即為電路驗(yàn)證,當(dāng)?shù)玫秸_的驗(yàn)證結(jié)果后就證明了設(shè)計(jì)的正確性。電路驗(yàn)證對(duì)FPGA投片生產(chǎn)具有較大意義。?

3 基于多種EDA工具的FPGA設(shè)計(jì)?

??? 仿真工具M(jìn)odelsim與綜合工具FPGA Compiler II及布線工具Foundation Series或Quartus相配合實(shí)現(xiàn)FPGA設(shè)計(jì)的流程圖如圖3所示。?

??? 在設(shè)計(jì)輸入階段,因Modelsim僅支持VHDL或Verilog HDL,所以在選用多種設(shè)計(jì)輸入工具時(shí),可以使用文本編輯器完成HDL語(yǔ)言的輸入,也可以利用相應(yīng)的工具以圖形方式完成輸入,但必須能夠?qū)С鰧?duì)應(yīng)的VHDL或Verilog HDL格式。近年來(lái)出現(xiàn)的圖形化HDL設(shè)計(jì)工具,可以接收邏輯結(jié)構(gòu)圖、狀態(tài)轉(zhuǎn)換圖、數(shù)據(jù)流圖、控制流程圖及真值表等輸入方式,并通過(guò)配置的翻譯器將這些圖形格式轉(zhuǎn)化為HDL文本,如Mentor Graphics公司的Renoir,Xilinx公司的Foundation Series都帶有將狀態(tài)轉(zhuǎn)換圖翻譯成HDL文本的設(shè)計(jì)工具。在這方面,Summit公司(現(xiàn)在已經(jīng)合并為Innoveda)的圖形化界面友好程度較高,且可以導(dǎo)出相應(yīng)的HDL格式。?

??? 從圖3中可以看到有三處可以由Modelsim進(jìn)行仿真:第一處是寄存器傳輸級(jí)(RTL)仿真,此級(jí)仿真是對(duì)設(shè)計(jì)的語(yǔ)法和基本功能進(jìn)行驗(yàn)證(不含時(shí)序信息);第二處是針對(duì)特定的FPGA廠家技術(shù)的仿真,此級(jí)仿真是在綜合后、實(shí)現(xiàn)前而進(jìn)行的功能級(jí)仿真,功能級(jí)仿真一般驗(yàn)證綜合后是否可以得到設(shè)計(jì)者所需要的正確功能;第三處仿真是門級(jí)仿真,此級(jí)仿真是針對(duì)門級(jí)時(shí)序進(jìn)行的仿真,門級(jí)仿真體現(xiàn)出由于布局布線而產(chǎn)生的實(shí)際延時(shí)。?

????在RTL仿真階段,應(yīng)該建立一個(gè)測(cè)試臺(tái)。此測(cè)試臺(tái)可以在整個(gè)FPGA流程中進(jìn)行仿真驗(yàn)證(RTL級(jí)、功能級(jí)、時(shí)序門級(jí))。測(cè)試臺(tái)不但提供測(cè)試激勵(lì)與接收響應(yīng)信息,而且可以測(cè)試HDL仿真流程中的關(guān)鍵功能(如運(yùn)算部件輸出值的正確性等)。測(cè)試臺(tái)的產(chǎn)生可以直接使用文本編輯得到,也可以使用圖形化工具輸入,再由軟件翻譯為HDL格式,例如使用HDL Bencher軟件利用其良好的波形輸入界面輸入測(cè)試激勵(lì),再由其自動(dòng)轉(zhuǎn)化為HDL格式而得到。?

??? 在功能級(jí)仿真階段,一般驗(yàn)證綜合后是否仍與RTL級(jí)仿真結(jié)果相同。?

??? 在門級(jí)仿真階段,由于已經(jīng)針對(duì)具體的FPGA廠家技術(shù)進(jìn)行了功能級(jí)仿真,因此可以通過(guò)布局布線得到標(biāo)準(zhǔn)延時(shí)格式下的時(shí)序信息進(jìn)行門級(jí)仿真。?

??? Mentor Graphics 公司的Modelsim是業(yè)界較好的仿真工具,其仿真功能強(qiáng)大,且圖形化界面友好,而且具有結(jié)構(gòu)、信號(hào)、波形、進(jìn)程、數(shù)據(jù)流等窗口。將FPGA設(shè)計(jì)(以HDL方式)輸入后進(jìn)行編譯即可進(jìn)行前仿真,其最新版本Modelsim SE/Plus 5.5 支持VHDL與Verilog HDL混合仿真。在仿真時(shí)可以編寫HDL激勵(lì)文件或執(zhí)行組模式方式。組模式方式類似批處理方式,可以連續(xù)執(zhí)行事先在文件中寫好的多個(gè)執(zhí)行命令,這對(duì)重新仿真或重復(fù)執(zhí)行多個(gè)命令特別有效。在仿真過(guò)程中可以執(zhí)行性能分析與代碼覆蓋分析。性能分析在程序代碼執(zhí)行過(guò)程中可以分析出各部分代碼執(zhí)行時(shí)占用整體執(zhí)行時(shí)間的百分率。在此信息下,設(shè)計(jì)者可以找到設(shè)計(jì)的瓶頸并通過(guò)優(yōu)化代碼減少仿真時(shí)間。代碼覆蓋分析可以使設(shè)計(jì)者確切知道在測(cè)試臺(tái)上正在進(jìn)行的代碼位置,以方便設(shè)計(jì)者調(diào)試。?

??? 由Modelsim進(jìn)行仿真,需要導(dǎo)出VHDL或Verilog HDL網(wǎng)表。此網(wǎng)表是由針對(duì)特定FPGA器件的基本單元組成的。這些基本單元在FPGA廠家提供的廠家?guī)熘泻衅涠x和特性,且廠家一般提供其功能的VHDL或Verilog HDL庫(kù)。因此,在Modelsim下進(jìn)行仿真,需要設(shè)置廠家?guī)煨畔ⅰＨ缡褂肁ltera公司的Apex20ke系列,需要將Apex20ke_atoms.v(或.vhd)與Apex20ke_component.v文件設(shè)置或編譯到工程項(xiàng)目的對(duì)應(yīng)庫(kù)中。除網(wǎng)表外,還需要布局布線輸出的標(biāo)準(zhǔn)延時(shí)文件(sdf),將sdf文件加入仿真可以在窗口化界面設(shè)置加入,或通過(guò)激勵(lì)指定。如使用Verilog HDL時(shí)加入反標(biāo)語(yǔ)句＄sdf_annotate(“ ”,Top)通過(guò)參數(shù)路徑指定即可。?

??? 在綜合階段,應(yīng)利用設(shè)計(jì)者指定的約束文件將RTL級(jí)設(shè)計(jì)功能實(shí)現(xiàn)并優(yōu)化到具有相等功能且具有單元延時(shí)(但不含時(shí)序信息)的基本器件中,如觸發(fā)器、邏輯門等,得到的結(jié)果是功能獨(dú)立于FPGA的網(wǎng)表。它不含時(shí)序信息,可作為后續(xù)的布局布線使用。使用FPGA Compiler II進(jìn)行綜合后可以導(dǎo)出EDIF網(wǎng)表。?

??? 在實(shí)現(xiàn)階段,主要是利用綜合后生成的EDIF網(wǎng)表并基于FPGA內(nèi)的基本器件進(jìn)行布局布線。可以利用布線工具Foundation Series選用具體器件(如Virtex系列器件)進(jìn)行布局布線加以實(shí)現(xiàn),也可以使用布線工具Quartus選用Apex20ke系列器件進(jìn)行布局布線加以實(shí)現(xiàn),同時(shí)輸出相應(yīng)的VHDL或Verilog HDL格式,以便在Modelsim下進(jìn)行仿真。?

??? 關(guān)于其它階段,因篇幅關(guān)系,在此不再贅述。?

??? 在數(shù)字系統(tǒng)設(shè)計(jì)的今天,利用多種EDA工具進(jìn)行處理,同時(shí)使用FPGA快速設(shè)計(jì)專用系統(tǒng)或作為檢驗(yàn)手段已經(jīng)成為數(shù)字系統(tǒng)設(shè)計(jì)中不可或缺的一種方式,了解并熟悉其設(shè)計(jì)流程應(yīng)成為現(xiàn)今電子工程師的一種必備知識(shí)。?

參考文獻(xiàn)?

1 Foundation? Series? 3.1? User’s? Guide. Xilinx, 2000?

2 http://www.Modelsim.com. Fpgaflow?

3 李廣軍,孟憲元. 可編程ASIC設(shè)計(jì)及應(yīng)用.成都:電子科技大學(xué)出版社,2000

閱讀全文

FPGA(591969) FPGA(591969)

評(píng)論

相關(guān)推薦

robei EDA簡(jiǎn)介Robei可視化EDA工具

作者丨Robei君? 圖片 | Robei 沒(méi)有EDA，就沒(méi)有芯片，EDA是造芯的工具。如果沒(méi)有EAD軟件，可能全球所有的芯片設(shè)計(jì)公司都得停擺，代工廠在進(jìn)行工藝研發(fā)與優(yōu)化時(shí)也將無(wú)工具可用。 01

2021-01-05 14:20:08

6060

FPGA衍生出的eFPGA和eASIC技術(shù)

縱觀國(guó)內(nèi)知名的FPGA廠商，基本也都擁有自家的EDA軟件和工具鏈。比如復(fù)旦微的自主研發(fā)EDA軟件Procise、中科億海微的全新軟件架構(gòu)和高性能算法的EDA軟件eLinx1.0。

2022-06-15 16:07:55

7902

FPGA設(shè)計(jì)新需求走熱 EDA戰(zhàn)況升溫

可編程邏輯廠商逐步開始從可編程邏輯芯片供應(yīng)商向可編程邏輯系統(tǒng)商完成華麗轉(zhuǎn)身，正對(duì)EDA工具供應(yīng)商提出更高的要求。鑒于日益升溫的FPGA市場(chǎng)，EDA業(yè)者加碼布局，加速FPGA設(shè)計(jì)進(jìn)程、提高驗(yàn)證效率，幫助廣大工程師在短時(shí)間內(nèi)進(jìn)行準(zhǔn)確無(wú)誤的設(shè)計(jì)。

2013-04-17 10:38:59

1788

工程師如何選擇硬件設(shè)計(jì)EDA工具

EDA工具層出不窮，目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件有：EWB、PSPICE、OrCAD、PCAD、Protel、 ViewLogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence、MicroSim等等。

2016-11-30 09:34:28

4305

EDA工具

EDA工具用戶遍布全球，很多世界500強(qiáng)的企業(yè)員工很多在用Robei開發(fā)FPGA和ASIC。Robei具備可視框圖設(shè)計(jì)、面向?qū)ο蟮脑O(shè)計(jì)、編寫代碼、語(yǔ)法檢查、仿真與波形查看、生成Verilog代碼

2022-02-10 17:37:59

EDA工具使用教程Altium Designer Multisim

EDA工具使用教程Altium Designer Multisim見(jiàn)附件

2014-08-15 22:20:43

EDA工具手冊(cè)

EDA工具手冊(cè)，寫的很實(shí)用，有興趣的可以看一下

2018-06-03 15:55:01

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用

廣泛應(yīng)用在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中。eda技術(shù)與fpga原理1．eda技術(shù)特征---eda是電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，它源于計(jì)算機(jī)輔助設(shè)計(jì)（cad，computer aided design）、計(jì)算機(jī)輔助制造

2013-09-02 15:19:20

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用

是借助于EDA開發(fā)工具，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語(yǔ)言等方法進(jìn)行系統(tǒng)功能及算法描述，設(shè)計(jì)實(shí)現(xiàn)并生成編程文件，最后通過(guò)編程器或下載電纜用目標(biāo)器件來(lái)實(shí)現(xiàn)?！　?b class="flag-6" style="color: red">FPGA器件采用邏輯單元陣列（LCA

2008-06-26 16:16:11

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用

的自動(dòng)設(shè)計(jì)。EDA是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）作為可編程邏輯器件的典型代表，它的出現(xiàn)

2008-06-11 10:26:29

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用 (圖)

廣泛應(yīng)用在現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)中。EDA技術(shù)與FPGA原理1．EDA技術(shù)特征---EDA是電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命，它源于計(jì)算機(jī)輔助設(shè)計(jì)（CAD，Computer Aided Design）、計(jì)算機(jī)輔助制造

2008-06-27 10:26:34

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用的詳細(xì)闡述

摘要：EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，FPGA設(shè)計(jì)越來(lái)越多地采用基于VHDL的設(shè)計(jì)方法及先進(jìn)的EDA工具。本文詳細(xì)

2019-06-18 07:33:04

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用的詳細(xì)闡述

2019-06-27 08:01:28

EDA技術(shù)應(yīng)用與發(fā)展之管窺

和管理）、嵌入式微處理器核等。此外，Stratix系列器件還嵌有豐富的DSP模塊。　　2、新工具軟件　　為了適應(yīng)更大規(guī)模FPGA的開發(fā)，包括片上系統(tǒng)的DSP的開發(fā)，除了第三方EDA公司不斷更新

2012-09-12 17:58:00

EDA技術(shù)是什么？EDA常用軟件有哪些

EDA技術(shù)是什么？EDA常用軟件有哪些？電子電路設(shè)計(jì)與仿真工具包括哪些呢？

2022-01-24 06:34:54

EDA的概念

請(qǐng)問(wèn)什么是EDA？那么FPGA是EDA的一種，為什么要有EDA這么一個(gè)總的概念？

2014-07-09 18:13:42

EDA設(shè)計(jì)流程及其工具

EDA設(shè)計(jì)流程及其工具.ppt

2017-01-21 13:07:21

EDA鼠標(biāo)增強(qiáng)工具EDAHelper

　　EDA鼠標(biāo)增強(qiáng)工具EDAHelper，布線輔助、鼠標(biāo)快捷工具，很好用的。通用工具，PROTEL，cadence都能用?！　”拒浖?b class="flag-6" style="color: red">多種EDA軟件的鼠標(biāo)增強(qiáng)工具，綠色單文件，支持Win9x/NT

2019-04-08 14:41:33

FPGA開發(fā)工具有哪些？

公司為 ispLSI 器件提供的ispDesignExpert 軟件等。? 另一類 FPGA 工具軟件是由專業(yè)的 EDA 軟件開發(fā)公司提供的，稱為第三方軟件。一般來(lái)說(shuō)，第三方軟件往往支持多個(gè)公司

2018-09-27 09:17:44

FPGA開發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)之4

，再用AS模式把程序燒到配置芯片里去。FPGA開發(fā)—開發(fā)工具總結(jié)在圍繞圖1把FPGA開發(fā)流程講完后，這里對(duì)每個(gè)環(huán)節(jié)中設(shè)計(jì)的相關(guān)軟件進(jìn)行總結(jié)，如下表所示。畢竟充分利用各種工具的特點(diǎn)，進(jìn)行多種EDA工具的協(xié)同

2017-11-22 09:37:02

多種EDA工具的FPGA設(shè)計(jì)方案

多種EDA工具的FPGA設(shè)計(jì)方案

2012-08-17 10:36:17

多種EDA軟件的鼠標(biāo)增強(qiáng)工具

本軟件是多種EDA軟件的鼠標(biāo)增強(qiáng)工具，綠色單文件，支持Win9x/NT/2000/XP/WIN7，其中WIN7需要以管理員模式運(yùn)行，另外，Win9x需要編譯成非UNICODE版本，支持

2018-03-27 19:28:26

CPLD/FPGA有哪些設(shè)計(jì)工具？

它們的基本設(shè)計(jì)方法是借助于 EDA 設(shè)計(jì)軟件,用原理圖、狀態(tài)機(jī)和硬件描述語(yǔ)言等方法,生成相應(yīng)的目標(biāo)文件,最后用編程器或下載電纜,由 CPLD/FPGA 目標(biāo)器件實(shí)現(xiàn)。生產(chǎn) CPLD/FPGA

2019-03-04 14:10:13

EasyEDA-中國(guó)人自已的EDA工具！！

EasyEDA-中國(guó)人自已的EDA工具！！

2017-02-26 23:24:54

IC設(shè)計(jì)：Synopsys2018 版本 EDA 工具免費(fèi)分享

IC設(shè)計(jì)：Synopsys2018 版本 EDA 工具免費(fèi)分享1. 下載的文件列表包含一下文件；加群Q：139869702ReadMe：文件就是現(xiàn)在你正在閱讀的文件，主要是詳細(xì)的說(shuō)明軟件的使用和包含

2020-11-30 18:56:05

PCB、FPGA、 EDA之間有什么關(guān)系嗎？如何理解它們？

FPGA是一種可編程器件,用硬件描述語(yǔ)言進(jìn)行編程使之擁有你所需要的功能,基本上就是EDA了吧。我這個(gè)打個(gè)比方,比如一個(gè)FPGA是一張白紙,通過(guò)EDA,在白紙上寫一個(gè)字,那么這個(gè)FPGA就只有顯示

2018-08-15 11:35:09

QuartusII13_65087.rar altera 公司破解版EDA工具軟件

QuartusII13，altera 公司破解版EDA工具軟件

2015-08-21 18:34:54

Robei EDA下載

2022-02-12 16:19:37

SMLZ13EDA

SMLZ13EDA - High brightness - Rohm

2022-11-04 17:22:44

什么是EDA技術(shù)？

）和CAE（計(jì)算機(jī)輔助工程）的概念發(fā)展而來(lái)的。EDA技術(shù)是以計(jì)算機(jī)為工具，根據(jù)硬件描述語(yǔ)言HDL（ Hardware Description language）完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)

2019-07-30 06:20:05

初識(shí)世界上最小的FPGA仿真工具-Robei

Xilinx,Altera和Actel的設(shè)計(jì)工具。軟件界面美觀，簡(jiǎn)潔，15分鐘就可以熟悉軟件的操作，對(duì)比其他大型復(fù)雜軟件，可以節(jié)省很多時(shí)間來(lái)實(shí)現(xiàn)同樣的功能。軟件特點(diǎn)：若貝是世界上最小的FPGA設(shè)計(jì)的EDA

2015-04-02 11:26:26

哪里有免費(fèi)的EDA工具

尋免費(fèi)的EDA工具，

2012-11-21 15:55:37

在實(shí)現(xiàn)遠(yuǎn)程控制的基礎(chǔ)上的EDA工具遠(yuǎn)程調(diào)用接口設(shè)計(jì)

隨著EDA平臺(tái)服務(wù)趨于網(wǎng)絡(luò)化，如何通過(guò)對(duì)資源和流程的有效管理，為用戶提供更為方便安全的遠(yuǎn)程EDA平臺(tái)調(diào)用服務(wù)，已成為關(guān)鍵問(wèn)題。在FPGA開發(fā)平臺(tái)上集成了EDA工具環(huán)境，并部署SGD軟件。在實(shí)現(xiàn)遠(yuǎn)程

2019-07-16 21:09:34

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用，不看肯定后悔

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用，不看肯定后悔

2021-05-06 06:24:27

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)有哪些應(yīng)用？

對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列(FPGA)電路,提出現(xiàn)場(chǎng)可編程門陣列(FPGA) 是近年來(lái)迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐?ASIC

2019-11-01 07:24:42

基于EDA技術(shù)的FPGA該怎么設(shè)計(jì)？

對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較，引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列（FPGA）電路，提出現(xiàn)場(chǎng)可編程門陣列（FPGA）是近年來(lái)迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐罚ˋSIC

2019-09-03 06:17:15

基于EDA技術(shù)的FPGA該怎么設(shè)計(jì)？

設(shè)計(jì)?，F(xiàn)場(chǎng)可編程門陣列FPGA作為集成度和復(fù)雜程度最高的可編程ASIC。是ASIC的一種新型門類，它建立在創(chuàng)新的發(fā)明構(gòu)思和先進(jìn)的EDA技術(shù)之上。

2019-10-08 08:02:17

如何用EDA工具軟件Max+***Ⅱ設(shè)計(jì)出租車的計(jì)價(jià)器？

本文針對(duì)FPGA器件，用EDA工具軟件Max+***Ⅱ，設(shè)計(jì)了一種出租車的計(jì)價(jià)器，它可以以十進(jìn)制數(shù)的形式，直觀地顯示出租車行駛的里程和乘客應(yīng)付的費(fèi)用，具有一定的實(shí)際應(yīng)用價(jià)值。

2021-05-08 08:07:30

盡管現(xiàn)在的EDA工具很強(qiáng)大

實(shí)現(xiàn)PCB高效自動(dòng)布線的設(shè)計(jì)技巧和要點(diǎn)盡管現(xiàn)在的EDA工具很強(qiáng)大，但隨著PCB尺寸要求越來(lái)越小，器件密度越來(lái)越高，PCB設(shè)計(jì)的難度并不小。如何實(shí)現(xiàn)PCB高的布通率以及縮短設(shè)計(jì)時(shí)間呢？本文介紹PCB

2017-04-21 14:29:54

常用EDA工具軟件有哪些？

常用EDA工具軟件有哪些？探討數(shù)字電子技術(shù)與EDA技術(shù)是如何相結(jié)合的？有什么益處？

2021-04-07 06:26:04

怎么設(shè)計(jì)一款基于FPGA的多種分頻設(shè)計(jì)？

怎么設(shè)計(jì)一款基于FPGA的多種分頻設(shè)計(jì)？

2021-05-08 07:06:43

新一代 Smart EDA工具Robei

用戶隨時(shí)隨地的進(jìn)行創(chuàng)意的FPGA設(shè)計(jì)。若貝是跨平臺(tái)的軟件，目前發(fā)布了Windows, Linux, Mac OS 和 Android上的版本。同時(shí)它也是第一個(gè)可以在嵌入式平臺(tái)上設(shè)計(jì)和仿真FPGA的工具

2012-11-21 15:24:06

請(qǐng)教各位EDA軟件的問(wèn)題?

小弟剛剛開始接觸EDA。要做一個(gè)關(guān)于EDA常用仿真軟件的project，但是我看EDA仿真軟件不要太多啊，還分什么“電路設(shè)計(jì)與仿真工具、PCB設(shè)計(jì)軟件、IC設(shè)計(jì)軟件、PLD設(shè)計(jì)工具及其它EDA軟件

2014-05-15 20:57:06

轉(zhuǎn)：xilinx FPGA設(shè)計(jì)都用到哪些第三方EDA工具？

【轉(zhuǎn)】最近整理了一下可以用在xilinx的fpga上的cadence， Synopsys以及Mentor的一些工具，發(fā)現(xiàn)最多的居然是Mentor的。呵呵。這幾家都是EDA的大牛，也差不多壟斷著

2013-03-14 11:49:58

轉(zhuǎn)：最新EDA工具及相關(guān)廠商介紹（數(shù)字設(shè)計(jì)）

版的EDA工具介紹?！　?b class="flag-6" style="color: red">FPGA設(shè)計(jì)　　基本設(shè)計(jì)工具，QUARTUS， ISE， Synplify pro， Modelsim.　　主流FPGA器件主要是兩家，Altera和Xilinx。所以兩家

2012-12-28 17:00:22

革新科技EDA/SOPC創(chuàng)新電子教學(xué)實(shí)驗(yàn)平臺(tái)（B-ICE-EDA/SOPC）

北京革新創(chuàng)展科技有限公司研制的B-ICE-EDA/SOPC FPGA平臺(tái)集多功能于一體，充分滿足EDA、SOPC、ARM、DSP、單片機(jī)相互結(jié)合的實(shí)驗(yàn)教學(xué)，是電子系統(tǒng)設(shè)計(jì)創(chuàng)新實(shí)驗(yàn)室、嵌入式系統(tǒng)實(shí)驗(yàn)室

2022-03-09 11:18:52

原理圖EDA工具

設(shè)計(jì)原理圖的效率，加速完善國(guó)產(chǎn)EDA布局，面向電子系統(tǒng)/產(chǎn)品研發(fā)全流程，提供更高效、更智能的EDA軟件及數(shù)據(jù)服務(wù)。

2022-04-11 13:47:20

EDA/VHDL多媒體教學(xué)課件

EDA/VHDL講座主要內(nèi)容一、EDA、EDA技術(shù)及其應(yīng)用與發(fā)展二、硬件描述語(yǔ)言三、FPGA和CPLD四、EDA工具軟件五、電子設(shè)計(jì)競(jìng)賽幾個(gè)實(shí)際問(wèn)題的討論六、VHDL語(yǔ)言初步七

2009-03-08 10:54:10

FPGA調(diào)試工具-chipscope

FPGA調(diào)試工具chipscope,學(xué)習(xí)與使用FPGA必用的工具。。

2009-03-23 09:45:00

用于開發(fā)FPGA的EDA工具

隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，越來(lái)越多的公司不斷的開發(fā)出更加好用的EDA工具給廣大的技瑯人員?，F(xiàn)在無(wú)論是軟件的開發(fā)還是升級(jí)的速度都非常快，這使存很多技術(shù)人員花費(fèi)

2009-05-08 16:47:00

EDA Tools in FPGA

EDA Tools in FPGA用于開發(fā)FPGA的EDA工具:隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，越來(lái)越多的公司不斷的開發(fā)出更加好用的EDA工具給廣大的技瑯人員?，F(xiàn)在無(wú)論是軟件的開發(fā)

2009-12-05 16:10:24

EDA工具手冊(cè)

EDA工具手冊(cè). Cadence 軟件是我們公司統(tǒng)一使用的原理圖設(shè)計(jì)、PCB 設(shè)計(jì)、高速仿真、自動(dòng)布線的EDA 工具。本篇Cadence 使用手冊(cè)是一本基于Allegro SPB V15.2 版本的Cadence 軟件的基

2010-03-11 15:11:46

EDA（CPLD/FPGA）技術(shù)概述

EDA（CPLD/FPGA）技術(shù)概述主要術(shù)語(yǔ)摘要：* EDA（電子設(shè)計(jì)自動(dòng)化）：Electronic Design Automation* ISP（在系統(tǒng)可編程）：In System Programmabl

2008-09-24 10:10:34

2418

多種EDA工具的FPGA協(xié)同設(shè)計(jì)

摘要：在FPGA開發(fā)的各個(gè)階段，市場(chǎng)為我們提供了很多優(yōu)秀的EDA工具。面對(duì)眼花繚亂的EDA工具，如何充分利用各種工具的特點(diǎn)，并規(guī)劃好各種工具的協(xié)同使用，對(duì)FPGA

2009-06-20 10:51:14

692

基于多種EDA工具的FPGA設(shè)計(jì)

摘要：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法，其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配置下載等具體內(nèi)容。并以實(shí)際操作介紹了

2009-06-20 11:42:45

522

多種EDA工具的FPGA設(shè)計(jì)方案

多種EDA工具的FPGA設(shè)計(jì)方案概述：介紹了利用多種EDA工具進(jìn)行FPGA設(shè)計(jì)的實(shí)現(xiàn)原理及方法,其中包括設(shè)計(jì)輸入、綜合、功能仿真、實(shí)現(xiàn)、時(shí)序仿真、配

2010-05-25 17:56:59

670

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用

2011-05-27 10:50:58

2731

[中興EDA工具手冊(cè)]PCB分冊(cè)

[中興EDA工具手冊(cè)]PCB分冊(cè)，中興內(nèi)部資料

2016-12-16 21:54:48

EDA設(shè)計(jì)流程及其工具

EDA設(shè)計(jì)流程及其工具

2016-12-11 23:38:39

中國(guó)EDA工具受制于人是否存在安全風(fēng)險(xiǎn)？

說(shuō)到CPU、SoC想必很多人不會(huì)陌生，但如果提到EDA工具，可能很多人就從未聽說(shuō)過(guò)了。其實(shí)，EDA工具在芯片設(shè)計(jì)中發(fā)揮著巨大的作用，甚至可以說(shuō)，如果沒(méi)有EDA工具，超大規(guī)模集成電路設(shè)計(jì)就幾乎是一件不可能完成的任務(wù)。

2016-12-05 09:49:08

3235

EDA工具完全依賴國(guó)外產(chǎn)品，國(guó)產(chǎn)CPU還安全么？

就產(chǎn)業(yè)發(fā)展的現(xiàn)狀而言，國(guó)產(chǎn)EDA工具和Synopsys、Cadence、Mentor的產(chǎn)品差距過(guò)于懸殊，而且看不到趕超西方的希望，國(guó)內(nèi)IC設(shè)計(jì)公司基本在使用國(guó)外EDA工具。

2016-12-30 10:14:10

3827

基于FPGA的EDA綜合實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)趙剛

基于FPGA的EDA綜合實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)_趙剛

2017-03-19 11:38:26

八種硬件設(shè)計(jì)EDA工具對(duì)比分析（價(jià)格、難度、功能）

本文首先介紹了EDA工具廠商，其次對(duì)八種硬件設(shè)計(jì)的EDA工具做了對(duì)比分析，最后闡述了eda的應(yīng)用。

2018-04-19 11:28:29

18879

什么是EDA工具？目前全球EDA行業(yè)的現(xiàn)狀是什么？

EDA公司以賣EDA工具license費(fèi)作為主要的商業(yè)模式。以某家EDA公司的PnR工具為例，一套license三年的使用費(fèi)大約為100萬(wàn)美金左右。對(duì)于芯片設(shè)計(jì)公司來(lái)說(shuō)，一般需要購(gòu)買多套license才能滿足芯片設(shè)計(jì)需求。

2018-04-26 15:23:10

39016

EDA技術(shù)概述什么是EDA工具？

EDA是IC電子行業(yè)必備的設(shè)計(jì)工具軟件，是IC產(chǎn)業(yè)鏈最上游的子行業(yè)。Cadence、Synopsys、Mentor Graphics是EDA工具軟件廠商全球三大巨頭。去年11月份，Mentor Graphics被西門子以45億美元現(xiàn)金方式的收購(gòu)。

2018-05-08 14:36:00

26673

EDA幾種常用工具比較

2018-09-13 08:00:00

14713

Vivado不是FPGA的設(shè)計(jì)EDA工具嘛？

Vivado不僅是xlinx公司的FPGA設(shè)計(jì)工具，用它還可以學(xué)習(xí)Verilog描述，你造嗎？

2018-09-20 09:29:22

9427

EDA工具應(yīng)用在FPGA設(shè)計(jì)和IC設(shè)計(jì)中的應(yīng)用介紹

世界三大EDA廠商一般指的是Cadence, Synopsys, Mentor Graphics，四強(qiáng)的話好包括Springsoft。就我個(gè)人的理解，Synopsys主要是強(qiáng)在前端，DC和PT是公認(rèn)的標(biāo)準(zhǔn)。Cadence牛在后端，無(wú)論是RF, 數(shù)字，亦或是PCB級(jí)，它的后端布線工具都用的挺廣的。

2018-11-18 09:06:25

5517

可實(shí)現(xiàn)可視化的EDA工具遠(yuǎn)程調(diào)用接口

2019-01-20 09:34:31

1472

EDA工具的研究難在哪里

芯片設(shè)計(jì)環(huán)節(jié)繁多、精細(xì)且復(fù)雜，EDA工具在其中承載了極為重要作用。

2020-05-15 11:40:46

767

EDA工具分為哪幾個(gè)模塊

通常專業(yè)的EDA工具供應(yīng)商或各可編程邏輯器件廠商都提供EDA開發(fā)工具，在這些EDA開發(fā)工具中都含有設(shè)計(jì)輸入編輯器，如Xilinx公司的Foundation、Altera公司的MAX+plusII和QuartusII等。

2020-05-15 14:45:15

8258

EDA的設(shè)計(jì)仿真工具——EasyEDA

目前國(guó)內(nèi)電子工程師使用的EDA設(shè)計(jì)工具主要還是以國(guó)外的設(shè)計(jì)工具為主，顯然，國(guó)內(nèi)EDA市場(chǎng)已被高度壟斷。其實(shí)早在2014年開始，國(guó)內(nèi)就已經(jīng)誕生了一款專為國(guó)人的使用習(xí)慣研發(fā)的EDA工具——EasyEDA。

2020-07-09 15:47:36

3165

FPGA應(yīng)用范圍拓展第三方EDA工具需求增長(zhǎng)?

專業(yè)EDA工具廠商與器件廠商自帶的工具有著本質(zhì)的區(qū)別。第三方專業(yè)EDA廠商會(huì)將主要精力投放在可編程器件設(shè)計(jì)驗(yàn)證專業(yè)軟件的開發(fā)上來(lái)，并旨在提高設(shè)計(jì)的效率、可靠性和精度，而FPGA供應(yīng)商則專注給大家提供性能更好、集成度更高、單位功耗更低的FPGA器件。

2020-10-01 11:05:00

464

FPGA目前較為流行的EDA其工具軟件詳細(xì)介紹

EDA （ Electronic Design Automation ）技術(shù)就是以計(jì)算機(jī)為工作平臺(tái)，以EDA 軟件工具為開發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件為實(shí)驗(yàn)載體，以ASIC

2020-10-22 17:15:00

FPGA目前較為流行的EDA其工具軟件詳細(xì)介紹

2020-10-22 17:15:00

使用多種EDA工具實(shí)現(xiàn)FPGA設(shè)計(jì)流程的詳細(xì)資料說(shuō)明

的設(shè)計(jì)來(lái)例系統(tǒng)地介紹了利用多種EDA工具進(jìn)行 FPGA協(xié)同設(shè)計(jì)的實(shí)現(xiàn)原理及方法近年來(lái)，隨著微電子學(xué)的迅速發(fā)展以及SoC（System on Chip ，片上系統(tǒng)）技術(shù)在設(shè)計(jì)領(lǐng)域引起的深刻變革，EDA（Electornic Design Automatic ，電子設(shè)計(jì)自動(dòng)化）工具在系統(tǒng)設(shè)計(jì)中的地位愈發(fā)重要

2020-11-27 17:57:34

EDA工具市場(chǎng)發(fā)展趨勢(shì)分析

EDA工具以其基礎(chǔ)性特征，成為支撐半導(dǎo)體產(chǎn)業(yè)創(chuàng)新與發(fā)展的重要保障。2020年全球EDA工具市場(chǎng)規(guī)模達(dá)到72.3億美元，其中我國(guó)市場(chǎng)規(guī)模66.2億元人民幣。未來(lái)數(shù)年，在半導(dǎo)體市場(chǎng)擴(kuò)張、產(chǎn)能持續(xù)提升

2021-06-12 09:26:00

3052

EDA工具的發(fā)展特征

經(jīng)過(guò)30余年的行業(yè)整合發(fā)展，全球EDA工具市場(chǎng)體現(xiàn)出較明顯的寡頭壟斷特征，新思科技（Synopsys）、楷登電子（Cadence）與西門子EDA（原Mentor Graphics）作為目前僅有的擁有

2021-06-12 10:32:00

3859

賽靈思推出首個(gè)基于機(jī)器學(xué)習(xí)優(yōu)化算法 FPGA EDA 工具套件

賽靈思公司昨日宣布推出 Vivado ML 版，這是業(yè)內(nèi)首個(gè)基于機(jī)器學(xué)習(xí)（ ML ）優(yōu)化算法以及先進(jìn)的面向團(tuán)隊(duì)協(xié)作的設(shè)計(jì)流程打造的 FPGA EDA 工具套件，可以顯著節(jié)省設(shè)計(jì)時(shí)間與成本。與目前

2021-06-24 11:42:16

1825

EDA工具基礎(chǔ)知識(shí)大全

EDA工具包括硬件和軟件兩部分。軟件是工具的核心，分為仿真工具、設(shè)計(jì)工具、驗(yàn)證工具三種類型；硬件是用來(lái)加速仿真、驗(yàn)證速度的服務(wù)器和專用工具。

2022-08-24 10:34:59

4081

FPGA可以用來(lái)對(duì)FPGA EDA進(jìn)行加速設(shè)計(jì)

這本書研究了加速EDA算法的硬件平臺(tái)，如ASIC，FPGA和GPU。覆蓋范圍包括討論在何種條件下使用一個(gè)平臺(tái)優(yōu)于另一個(gè)平臺(tái)，例如，當(dāng)EDA問(wèn)題具有高度的數(shù)據(jù)并行性時(shí)，GPU通常是首選平臺(tái)，而當(dāng)問(wèn)題具有更多的控制因素時(shí)，FPGA可能是首選的。

2022-09-02 11:51:15

568

英諾達(dá)首款EDA工具即將發(fā)布

英諾達(dá)首款EDA工具EnFortius?Low Power Checker（LPC）即將于本周三（11月2日）發(fā)布，本場(chǎng)發(fā)布會(huì)英諾達(dá)將與觀眾分享低功耗設(shè)計(jì)的未來(lái)趨勢(shì)，向觀眾介紹該款產(chǎn)品的主要功能

2022-10-31 10:50:16

453

TSMC OIP創(chuàng)新平臺(tái)-EDA認(rèn)證工具

TSMC EDA聯(lián)盟的EDA合作伙伴提供多種設(shè)計(jì)自動(dòng)化工具，涵蓋IC設(shè)計(jì)及驗(yàn)證需求的所有階段，從電路設(shè)計(jì)時(shí)序分析，設(shè)計(jì)電氣分析的仿真，物理實(shí)現(xiàn)的位置和路徑，物理布局驗(yàn)證，RC提取用于最終設(shè)計(jì)signoff。

2022-11-10 10:10:33

1784

【開源硬件】數(shù)字芯片后端EDA工具的挑戰(zhàn)與機(jī)遇

01 演講題目 ? 開源硬件系列03期：數(shù)字芯片后端EDA工具的挑戰(zhàn)與機(jī)遇 02 演講時(shí)間 ? 2022年12月19日晚上?19:00 03 內(nèi)容簡(jiǎn)介 ? 數(shù)字電路后端EDA工具多種

2022-12-15 08:10:02

2412

華為聯(lián)合國(guó)內(nèi)EDA企業(yè)基本實(shí)現(xiàn)了14nm以上EDA工具國(guó)產(chǎn)化

1 前言大家好，我是硬件花園！華為輪值董事長(zhǎng)徐直軍，在前些日子舉行“突破烏江天險(xiǎn)，實(shí)現(xiàn)戰(zhàn)略突圍”的軟硬件開發(fā)工具誓師大會(huì)上表示，華為芯片設(shè)計(jì)EDA工具團(tuán)隊(duì)聯(lián)合國(guó)內(nèi)EDA企業(yè)，共同打造了14nm

2023-04-20 03:00:57

5425

eda是干什么的常見(jiàn)EDA軟件工具有哪些？

　通過(guò)EDA工具的自動(dòng)化支持，電子工程師可以更快、更準(zhǔn)確地設(shè)計(jì)和開發(fā)電子產(chǎn)品。EDA工具大大提高了電子設(shè)計(jì)數(shù)據(jù)處理的效率，同時(shí)也保證了設(shè)計(jì)的準(zhǔn)確性和穩(wěn)定性，讓電子工程師能夠更好地專注于電路設(shè)計(jì)本身，提高了設(shè)計(jì)質(zhì)量和效率。

2023-07-12 14:17:48

9320

eda工具的技術(shù)來(lái)源 eda技術(shù)的設(shè)計(jì)方法

EDA工具的技術(shù)來(lái)源主要包括描述統(tǒng)計(jì)學(xué)、可視化技術(shù)、探索性數(shù)據(jù)分析方法、數(shù)據(jù)挖掘技術(shù)，以及可交互性與用戶界面設(shè)計(jì)。這些技術(shù)和方法的應(yīng)用使得EDA工具成為數(shù)據(jù)分析和發(fā)現(xiàn)中不可或缺的工具之一。

2023-07-21 15:09:44

535

中興EDA工具手冊(cè).zip

中興EDA工具手冊(cè)

2022-12-30 09:21:00

芯片設(shè)計(jì)及使用的EDA工具介紹

機(jī)遇總是與挑戰(zhàn)并存，目前國(guó)內(nèi)在高端EDA工具研發(fā)方面，面臨著如Synopsys、Cadence和Mentor等國(guó)際EDA供應(yīng)商的巨大挑戰(zhàn)，即使是作為本土最大的EDA公司，華大九天目前也只能夠提供產(chǎn)業(yè)所需EDA解決方案的1/3左右。

2024-01-18 15:19:13

311

已全部加載完成

搜索歷史

基于多種EDA工具的FPGA設(shè)計(jì)

評(píng)論