基于FPGA的SOC外部組件控制器IP的設(shè)計(jì) - 全文

?

　　1 引言

　　本文側(cè)重于介紹IP 模塊中組件控制器的設(shè)計(jì)和實(shí)現(xiàn)。一個(gè)基于FPGA 的LCD 控制器設(shè)計(jì)作為例子被介紹。這個(gè)組件控制器設(shè)計(jì)屬于固核IP 設(shè)計(jì)，也就是軟硬結(jié)合的方法。設(shè)計(jì)內(nèi)容主要包括電路結(jié)構(gòu)、VHDL 框架和仿真結(jié)果。該設(shè)計(jì)實(shí)現(xiàn)了面向可重配置SOC 的單指令驅(qū)動(dòng)LCD 操作。

　　2 SOC 組件與組件控制器

　　SOC 組件是SOC 為實(shí)現(xiàn)某種操作功能所需要的器件或設(shè)備。這些組件可以是內(nèi)部的也可以是外部的，如LCD、鍵盤、設(shè)備驅(qū)動(dòng)器等是外部組件，電子轉(zhuǎn)換器、變換器、放大器等則屬于內(nèi)部組件。無論是內(nèi)部，還是外組件，其控制單元都要被設(shè)計(jì)在SOC 內(nèi)部。作為一個(gè)系統(tǒng)的核心，SOC要完成運(yùn)行、操作或控制功能，必須有相應(yīng)的組件配合。而多數(shù)組件，尤其是外部組件在SOC 內(nèi)都要有一個(gè)對(duì)應(yīng)的控制器。所以，為了實(shí)現(xiàn)應(yīng)用對(duì)象操作，SOC 要設(shè)計(jì)相當(dāng)數(shù)量的組件控制器。組件控制器的設(shè)計(jì)，對(duì)SOC 而言就是一些IP 模塊的設(shè)計(jì)。

　　SOC 與外部組件的基本關(guān)系見圖1。相對(duì)于外部組件而言，SOC 由微處理器核MP(microprocessor)和相關(guān)的控制器IP 構(gòu)成。為了得到最優(yōu)的控制效率，SOC 的MP 常常被設(shè)計(jì)成可重配置(reconfigurable)的MP[5]。這意味著用戶可對(duì)MP 的一些配置進(jìn)行修改和添加以適應(yīng)應(yīng)用系統(tǒng)的需要，如用戶可以對(duì)MP 的指令系統(tǒng)進(jìn)行重新配置，設(shè)計(jì)加入用戶需要的專用指令。為了區(qū)別于一般的MP，圖1 中的給出了SOC-MP 來代表用于SOC 的MP 核

?

　　圖1 SOC 與外部組件的基本關(guān)系

　　SOC的組件控制器與專用指令配合可以實(shí)現(xiàn)一些復(fù)雜操作的單指令運(yùn)行，從而大大提高了SOC應(yīng)用系統(tǒng)的操作速度和運(yùn)行效率[6]。這也正是嵌入式系統(tǒng)的專用設(shè)計(jì)特性和高效控制優(yōu)勢(shì)的體現(xiàn)。

　　盡管SOC 的IP 核分為硬核、軟核、固核，對(duì)于非專業(yè)集成電路設(shè)計(jì)的用戶來說，多數(shù)采用基于FPGA 的設(shè)計(jì)方法。實(shí)際上也就是軟硬結(jié)合的IP 固核設(shè)計(jì)。本文介紹的是一種用VHDL 硬件描述語(yǔ)言在FPGA 上設(shè)計(jì)SOC 外部組件控制器IP 的方法。

　　3 LCD 控制器的設(shè)計(jì)

　　液晶顯示器 LCD(Liquid Crystal Display)是SOC 的一種外部組件，會(huì)經(jīng)常被用到。為了實(shí)現(xiàn)SOC 對(duì)LCD 的高效管理，要設(shè)計(jì)一個(gè)LCD 控制器IP 模塊。這個(gè)模塊被命名為lcd_fct。外部組件LCD 與SOC 的關(guān)系與控制結(jié)構(gòu)可參考圖2。

　　對(duì)照?qǐng)D1 可以看出，圖2 中的lcd_fct 是外部組件控制器IP，它位于LCD 和MP 之間，通過數(shù)據(jù)(data)、地址線(address)、控制(control, write_e)和信號(hào)線(lcd_busy)等與MP 和LCD 建立聯(lián)系。

?

　　圖2 外部組件LCD 的SOC 控制結(jié)構(gòu)

　　在這個(gè)設(shè)計(jì)中對(duì)LCD 控制器lcd_fct 的要求是：lcd_fct 接受來自MP 的指令，如初始化、清屏和顯示等。lcd_fct 按照指令的要求產(chǎn)生一系列控制信號(hào)和相應(yīng)的時(shí)序來控制LCD 模塊完成相應(yīng)的操作。實(shí)際上，lcd_fct 對(duì)LCD 模塊的操控主要包括LCD 初始化、清屏、傳送顯示數(shù)據(jù)和地址。

　　當(dāng)lcd_fct 的輸入信號(hào)reset 是低電平時(shí)，復(fù)位電路(Reset Circuit)開始工作，進(jìn)行初始化操作、對(duì)標(biāo)志和狀態(tài)清零、設(shè)定相關(guān)常數(shù)等。

　　時(shí)鐘調(diào)節(jié)電路(Clock Regulator)主要為定時(shí)器提供具有高質(zhì)量波形的時(shí)鐘。為滿足運(yùn)行中不同時(shí)序的需要, lcd_fct 中設(shè)計(jì)了微秒定時(shí)器(μs Timer)和毫秒定時(shí)器(ms Timer)。定時(shí)的時(shí)間常數(shù)被放在時(shí)間常數(shù)寄存器(Time Constant Register)中。

　　從MP 來的地址(addrin)和控制(write_e)信息被送到譯碼器(Decoder)。譯碼器根據(jù)不同的地址和控制信息產(chǎn)生相應(yīng)的指令標(biāo)志，如復(fù)位、清零等。并把指令標(biāo)志送給控制電路(Control Circuit)。

　　控制電路(Control Circuit)是lcd_fct 的核心。它控制數(shù)據(jù)輸入寄存器(Data_in Register)、數(shù)據(jù)輸出寄存器(Data_out Register)、狀態(tài)寄存器(State Register)、控制寄存器(Control Register)和時(shí)間常數(shù)寄存器(Time Constant Register)。控制電路根據(jù)指令標(biāo)志和時(shí)序來操作不同的寄存器，實(shí)現(xiàn)lcd_fct 的管理和運(yùn)行。

　　數(shù)據(jù)輸入寄存器接受來自MP 的數(shù)據(jù)并根據(jù)需要送數(shù)據(jù)到數(shù)據(jù)輸出寄存器。數(shù)據(jù)輸出寄存器把數(shù)據(jù)通過數(shù)據(jù)線lcd_db 送到LCD 模塊的數(shù)據(jù)總線上。這個(gè)數(shù)據(jù)既可能是要顯示的數(shù)據(jù)，也可能是指令。

　　控制寄存器產(chǎn)生操作LCD 的控制信號(hào)，如LCD 中選信號(hào)(lcd_e)、LCD 內(nèi)部寄存器選擇信號(hào)(lcd_rs)和LCD 讀寫信號(hào)(lcd_r_w)。

　　狀態(tài)寄存器在LCD 處于工作下，會(huì)產(chǎn)生LCD 繁忙信號(hào)(lcd_busy)。這意味著，LCD 此時(shí)不會(huì)接受其它指令。與其它信號(hào)不同，lcd_busy 是發(fā)送給MP 的。

　　實(shí)際上lcd_fct 的運(yùn)行操作主要是對(duì)各種控制、狀態(tài)和數(shù)據(jù)信號(hào)進(jìn)行管理。

　　4 FPGA 設(shè)計(jì)和仿真

　　在 lcd_fct 的FPGA 設(shè)計(jì)中，主要采用的VHDL 語(yǔ)言的程序設(shè)計(jì)[7]、MAX Plus-II 仿真以及SOC 和LCD 的實(shí)際連接調(diào)試。lcd_fct 的HVDL 設(shè)計(jì)框架如下：

　　Library

　　Entity lcd_fct is

　　Port( );

　　End lcd_fct;

　　Architecture struct of lcd_fct is

　　Signal

　　Constant

　　Begin

　　Res: process;

　　Clk :clk_div;

　　LCD: process;

　　Begin

　　If init then

　　Initialization;

　　Elsif clr then

　　Clear LCD;

　　Elsif addr then

　　Write address to LCD RAM;

　　Elsif data then

　　Write data to LCD RAM;

　　End if;

　　End process;

　　Us: ustimer;

　　Ms: mstimer;

　　End struct;

　　LCD 控制器IP 模塊lcd_fct 的仿真結(jié)果如圖3 所示。在圖中左側(cè)的信號(hào)就是lcd_fct 的輸入/

　　輸出信號(hào)。

?

　　圖 3 lcd_fct 的功能仿真

　　當(dāng)把write_e 設(shè)置成高電平時(shí)，指令寫入lcd_fct。對(duì)于讀寫控制信號(hào)lcd_r_w 來說，低電平為寫操作，高電平為讀操作。由于該仿真都是lcd_fct 對(duì)LCD 進(jìn)行寫操作，lcd_r_w 始終為低電平。圖中通過addrin 的變化來代表不同的指令。

　　在addrin 等于7FFF 時(shí)，lcd_db 被賦值01。這意味著LCD 被清屏。當(dāng)addrin 等于7FFE，且data_in 送入31 時(shí)，lcd_db 被賦值31，LCD 就會(huì)顯示“1”。 Addrin 被設(shè)置成7FFD，且data_in 等于8 時(shí)，被顯示的字符將出現(xiàn)在顯示屏的第8 個(gè)字符的位置，實(shí)現(xiàn)了定位顯示功能。

　　當(dāng)addrin 被賦值7FFC 時(shí)，LCD 被初始化。初始化包括功能設(shè)置、關(guān)閉顯示、打開顯示、清屏、顯示移位和工作方式設(shè)置等操作。

　　由此可見，只要在SOC 的MP 中加入適當(dāng)?shù)闹噶?，可以?duì)addrin 進(jìn)行控制，SOC 就可以完成對(duì)LCD 的管理。由于本設(shè)計(jì)中SOC 的MP 是可重配置MP，添加或修改指令是不存在問題的。仿真表明，lcd_fct 的設(shè)計(jì)達(dá)到了設(shè)計(jì)目標(biāo)，操作結(jié)果是令人滿意的。一般的LCD 程序控制完成一項(xiàng)操作(如初始化)需要執(zhí)行多條軟件指令。用FPGA 設(shè)計(jì)的lcd_fct 只要一條指令就能完成相應(yīng)的操作，而且是硬件運(yùn)行，效率提高了許多倍。

　　5 結(jié)論

　　組件控制器的設(shè)計(jì)是SOC 設(shè)計(jì)的重要組成部分。采用FPGA 是完成組件控制器設(shè)計(jì)的有效手段。通過LCD 控制器的設(shè)計(jì)和仿真，說明基于FPGA 的組件控制器可以用一條指令完成原來許多條指令才能完成的操作，可以大大提高系統(tǒng)的運(yùn)行效率。因此，這是一項(xiàng)有意義的工作。

　　本文作者創(chuàng)新點(diǎn)在于把FPGA 設(shè)計(jì)和SOC 的組件控制器聯(lián)系起來，并通過一個(gè)具體例子介紹了如何設(shè)計(jì)單指令驅(qū)動(dòng)的組件控制器。