您的位置:電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計(jì)速成(2)-采用原理圖設(shè)計(jì)三人表決器(2)
2012年05月18日 15:46 來源:本站整理 作者:秩名 我要評(píng)論(0)
(4)保存文件:
保存為majority_voter.gdf,Automatic Extension選.gdf
把文件設(shè)為當(dāng)前工程:FILE->PROJECT->SET PROJECT TO CURRENT FILE
MAX PLUS II的標(biāo)題條將顯示新的項(xiàng)目名字
至此,程序輸入就已經(jīng)完成了
(5)檢查編譯
指定下載的芯片型號(hào)
指定芯片的管腳
(參見10分鐘學(xué)會(huì)PLD設(shè)計(jì)2 -設(shè)計(jì)的編譯)
此時(shí)的圖形為:
下圖為SW1放大的圖,其中majority_voter@41中前部分為設(shè)計(jì)的文件名,后面41為EPM7128SLC84-15的41腳,也就是說電路圖中SW1被指定到EPM7128SLC84-15的41腳(而實(shí)驗(yàn)板上41腳被連接到指撥開關(guān)SW1上了,這樣電路圖上SW1就和實(shí)驗(yàn)板上的硬件SW1實(shí)現(xiàn)了連接)。
本文導(dǎo)航
- 第 1 頁:PLD設(shè)計(jì)速成(2)-采用原理圖設(shè)計(jì)三人表決器(1)
- 第 2 頁:最后的電路