您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計(jì)速成（8）-下載驗(yàn)證
2012年05月18日 16:56 來源：本站整理 作者：秩名 我要評(píng)論(0)
( 注意：本次實(shí)驗(yàn)采用的JX002B實(shí)驗(yàn)板已經(jīng)將下載電纜的電路都做在了實(shí)驗(yàn)板上，所以只需要一根并口延長(zhǎng)線即可，實(shí)際使用中一般都使用標(biāo)準(zhǔn)的下載電纜(ByteblasterMV、ByteblasterII)和并口相連，下載電纜再和PLD芯片相連)
在下載前，還要進(jìn)行以下步驟：
A：將JX002B實(shí)驗(yàn)板的電源開關(guān)撥到OFF(上方)
B：將并口下載電纜母端插到JX002B實(shí)驗(yàn)的25針下載口上，并口電纜公端插到電腦的打印口上，參考下面四張圖(不可能插錯(cuò)，否則插不上)
并口電纜母端
并口電纜公端
JX002B實(shí)驗(yàn)的25針下載口
電腦的25孔打印口
C：將穩(wěn)壓電源(內(nèi)正外負(fù))一端插到220V電源上，另一斷插到JX002B實(shí)驗(yàn)板電源口上
穩(wěn)壓電源220V端
本文導(dǎo)航
- 第 1 頁：PLD設(shè)計(jì)速成（8）-下載驗(yàn)證(1)
- 第 2 頁：穩(wěn)壓電源和實(shí)驗(yàn)板連接端
- 第 3 頁：選擇適當(dāng)?shù)木幊唐?/a>
用戶評(píng)論
發(fā)表評(píng)論
PLD芯片業(yè)界動(dòng)態(tài)
PLD芯片技術(shù)應(yīng)用
VHDL語言技術(shù)應(yīng)用
VHDL語言資料下載
- 異步串行通信接口電路的VHDL語言設(shè)計(jì)
- 基本數(shù)學(xué)運(yùn)算庫 -包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單
- VHDL語言的常用語法
- VHDL語言的程序結(jié)構(gòu)與數(shù)據(jù)類型
- vhdl語言實(shí)例集
- 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設(shè)計(jì)
- VHDL語言實(shí)現(xiàn)DDR2 SDRAM控制
- VHDL語言在狀態(tài)機(jī)電路中的設(shè)計(jì)
- 基于VHDL語言的智能密碼鎖設(shè)計(jì)
- VHDL語言電子科技大學(xué)課件 PPT