多處理系統(tǒng) - Nios II嵌入式軟處理器提升系統(tǒng)性能方式詳解

2012年10月17日 13:41 來源:電子發(fā)燒友網(wǎng) 作者:Triquinne 我要評論(0)

標(biāo)簽:嵌入式(1398)Altera(144)處理器(470)FPGA(2087)軟核(5)

  方式5:多處理器系統(tǒng)

  使用多處理器來調(diào)整系統(tǒng)性能,或者將軟件劃分成更簡單、更小的任務(wù),更易于編寫、調(diào)試和維護(hù)。Nios II 嵌入式設(shè)計包(EDS)以及來自業(yè)界一流嵌入式軟件供應(yīng)商的工具支持多處理器應(yīng)用程序的開發(fā)和調(diào)試。Nios II 處理器結(jié)合Stratix® 系列FPGA等高密度器件和HardCopy® ASIC,是建立高性能多處理器系統(tǒng)的理想平臺(參見圖 4)。

圖4. 多處理器實例  
圖4. 多處理器實例

  了解【 怎樣使用Nios II 處理器來構(gòu)建多處理器系統(tǒng)

  方式6:寬帶系統(tǒng)互聯(lián)

  在之后的Quartus® II 設(shè)計軟件的版本中可獲得Altera的Qsys 系統(tǒng)綜合工具,利用FPGA的內(nèi)在并行能力,幫助您生成大吞吐量系統(tǒng)。系統(tǒng)互聯(lián)架構(gòu)是全交換的,主機(jī)和從機(jī)之間的專用互聯(lián)支持多路同時操作,而沒有傳統(tǒng)總線體系結(jié)構(gòu)的仲裁瓶頸。利用智能直接存儲器訪問(DMA)通道來減輕您的處理器負(fù)荷。

  Quartus® II 設(shè)計軟件充分發(fā)揮了FPGA、CPLD和HardCopy®ASIC的效率和性能,提供多種設(shè)計特性,加速設(shè)計過程:設(shè)計輸入、腳本支持、漸進(jìn)式編譯:初始設(shè)置、Qsys 系統(tǒng)集成工具、SOPC Builder、MegaWizard® 插件管理器、I/O引腳分配分析、Quartus II 集成綜合、Rapid Recompile、第三方設(shè)計輸入和綜合、基本編譯流程。

  Quartus® II 設(shè)計軟件相關(guān)視頻地址:設(shè)計輸入和綜合


——電子發(fā)燒友網(wǎng)整理,轉(zhuǎn)載請注明出處?。?!

 

 

上一頁1234

本文導(dǎo)航