對(duì)于CPLD、FPGA、SoC FPGA以及HardCopy ASIC設(shè)計(jì)，Quartus II軟件12.0是業(yè)界性能和效能首屈一指的軟件，現(xiàn)在可以下載。與以前版本相比，這一版本的軟件在28-nm高密度FPGA設(shè)計(jì)上的編譯時(shí)間縮短了
2012-11-06 15:07:22
7096 基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)
2018-06-08 09:41:4710186 
{:soso_e141:}新手初學(xué)FPGA~有個(gè)問題......在安裝軟件時(shí)，安了這兩個(gè)軟件 nios ii 和 Quartus II{:soso_e136:}但后來認(rèn)真看了一下，對(duì)這兩個(gè)軟件的區(qū)分
2012-09-12 21:51:30
FPGA入門：Quartus II的安裝 接下來我們找到前面軟件工具的下載保存路徑，首先安裝Quartus II WebEdition。雙擊
2019-01-22 04:11:09
FPGA入門：Quartus II的安裝 本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA/CPLD邊練邊學(xué)——快速入門Verilog/VHDL》書中代碼請(qǐng)?jiān)L問網(wǎng)盤：http://pan.baidu.com/s
2015-02-03 11:08:43
` 對(duì)于CPLD、FPGA和SoC設(shè)計(jì)，Altera Quartus? II軟件在性能和效能上是業(yè)界首屈一指的軟件。 Quartus II軟件v13.1支持您在一天內(nèi)完成更多的設(shè)計(jì)迭代，提供工具幫助
2013-11-13 15:34:26
Quartus II 13.0破解版Quartus II是Altera公司為CPLD/FPGA設(shè)計(jì)提供的開發(fā)環(huán)境QQ群：102555158（硅鍺聯(lián)盟）該QQ群以單片機(jī)/FPGA/CPLD/ARM/DSP技術(shù)交流為主我們的口號(hào)是：為建立中國最大的數(shù)字電路愛好者聯(lián)盟而努力?。?！
2014-02-18 11:44:20
Quartus II的FPGA設(shè)計(jì)手冊(cè)。本使用手冊(cè)主要是針對(duì)使用Quartus Ⅱ 5.0軟件進(jìn)行FPGA設(shè)計(jì)開發(fā)的常見的功能進(jìn)行介紹。主要分以下幾個(gè)步驟：１. Quartus II 軟件的安裝步驟
2012-03-08 16:45:28
的大部分功能，以及設(shè)計(jì)Altera最新CPLD和低成本FPGA系列所需的一切。Quartus II網(wǎng)絡(luò)版軟件還支持Altera高密度系列中的入門級(jí)產(chǎn)品。Quartus II訂購版軟件提供：支持所有
2012-08-15 12:30:03
Quartus_II官方教程FPGA板子自帶的，可以學(xué)習(xí)下
2013-02-26 14:14:20
fpga 基于quartus ii的原理圖設(shè)計(jì) 有哪些分頻模塊啊
2011-11-18 11:03:34
多功能數(shù)字鐘
2012-08-20 19:58:08
多功能數(shù)字鐘
2012-12-15 17:00:35
數(shù)字鐘一、數(shù)字鐘的設(shè)計(jì)任務(wù)及功能要求l 基本功能1．準(zhǔn)確計(jì)時(shí)，并顯示時(shí)，分，秒；2．小時(shí)的計(jì)時(shí)為二十四進(jìn)制，分和秒為六十進(jìn)制；3．可以對(duì)時(shí)間進(jìn)行校正；l 擴(kuò)展功能1．時(shí)間到達(dá)整點(diǎn)進(jìn)行蜂鳴報(bào)時(shí)1分鐘；2．實(shí)現(xiàn)任意時(shí)間的定時(shí)，進(jìn)行鬧鈴一分鐘；二、方案比較及論證方案一：采用小規(guī)模的數(shù)字...
2021-07-29 07:16:07
ALTERA FPGA工具Quartus II破解
2012-05-20 12:11:15
和分鐘，K2用于時(shí)鐘的“+”，K3用于時(shí)鐘的“-”，校準(zhǔn)相應(yīng)的刻度，該數(shù)碼管閃爍。。通過數(shù)字鐘實(shí)驗(yàn)幫助初學(xué)者快速掌握FPGA的計(jì)數(shù)計(jì)時(shí)、數(shù)據(jù)秒/分鐘/小時(shí)的多級(jí)計(jì)數(shù)，以及數(shù)字鐘時(shí)間校準(zhǔn)功能的實(shí)現(xiàn)。 本
2021-04-13 14:25:47
基于FPGA vivado 17.2 的數(shù)字鐘設(shè)計(jì)目的：熟悉vivado 的開發(fā)流程以及設(shè)計(jì)方法附件：
2017-12-13 10:16:06
基于FPGA的數(shù)字鐘設(shè)計(jì)
2013-03-16 10:07:10
求一個(gè)基于FPGA的LCD12864顯示的數(shù)字鐘 VHDL或verilog都行
2017-08-22 14:50:35
1、基于FPGA設(shè)計(jì)實(shí)現(xiàn)一個(gè)多功能數(shù)字鐘在FPGA中設(shè)計(jì)實(shí)現(xiàn)一個(gè)多功能數(shù)字鐘，具備以下功能：準(zhǔn)確計(jì)時(shí)。能顯示時(shí)、分、秒，小時(shí)的計(jì)時(shí)為24進(jìn)制，分和秒的計(jì)時(shí)為60進(jìn)制。校時(shí)功能。時(shí)、分可調(diào)。準(zhǔn)點(diǎn)報(bào)時(shí)
2022-07-08 17:26:04
本代碼為DE2開發(fā)板例程源碼（EP2C35F672C6），項(xiàng)目基于quartus II 9.0（隨板光盤為7.2版本以下，在9.0版以上編譯會(huì)報(bào)錯(cuò)）。本項(xiàng)目實(shí)現(xiàn)一個(gè)USB畫筆功能，通過FPGA控制
2016-06-07 09:36:05
基于AT89C51的新一代單片機(jī)多功能數(shù)字鐘
2012-08-14 00:02:51
哪位大神幫幫忙！?。?！幫我設(shè)計(jì)一下《基于單片機(jī)的多功能數(shù)字鐘加溫濕度傳感器》（要求：1、實(shí)現(xiàn)數(shù)字鐘基本功能，報(bào)時(shí)，萬年歷，鬧鐘之類 2、加溫濕度傳感器，實(shí)現(xiàn)測(cè)量溫濕度變化并顯示在數(shù)碼管上）要電路圖和仿真圖，還有程序
2015-02-11 09:44:13
基于單片機(jī)的數(shù)字鐘具有哪些功能呢？如何對(duì)基于單片機(jī)的數(shù)字鐘進(jìn)行測(cè)試呢？
2022-01-21 06:49:09
現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Arrays，FPGA)是一種可編程使用的信號(hào)處理器件。通過改變配置信息，用戶可對(duì)其功能進(jìn)行定義，以滿足設(shè)計(jì)需求。通過開發(fā)，FPGA能夠實(shí)現(xiàn)任何數(shù)字器件的功能。與傳統(tǒng)數(shù)字電路相比，FPGA具有可編程、高集成度、高可靠性和高速等優(yōu)點(diǎn)。
2019-11-11 08:31:12
本資料合集整合了使用Quartus II進(jìn)行FPGA設(shè)計(jì)開發(fā)手冊(cè)，設(shè)計(jì)案例及源碼，適合新手小白學(xué)習(xí)，也適合廣大對(duì)FPGA感興趣的愛好者參考。
2020-04-23 16:42:57
怎么實(shí)現(xiàn)基于Arduino的多功能數(shù)字時(shí)鐘的設(shè)計(jì)？
2021-11-02 06:16:47
怎么實(shí)現(xiàn)基于Multisim10.0.1的多功能數(shù)字鐘的設(shè)計(jì)？
2021-11-02 08:06:23
怎么實(shí)現(xiàn)基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)？
2021-05-14 06:57:15
多功能數(shù)字鐘的設(shè)計(jì)信息工程學(xué)院的電子技術(shù)綜合實(shí)訓(xùn)注：本實(shí)驗(yàn)報(bào)告，僅供參考，其中資料文獻(xiàn)本文后面有注明來處，侵權(quán)刪。文章目錄多功能數(shù)字鐘的設(shè)計(jì)前言一、設(shè)計(jì)目的和要求二、選題的目的和意義1.引入庫2.
2021-07-29 08:02:48
設(shè)計(jì)任務(wù)及要求 運(yùn)用所學(xué)的電路基礎(chǔ)、模擬電子技術(shù)及數(shù)字電子技術(shù)等知識(shí)，自行設(shè)計(jì)一種多功能數(shù)字鐘，用TTL或CMOS集成電路設(shè)計(jì)多功能數(shù)字鐘的邏輯控制電路，具體要求如下： 1、時(shí)鐘顯示功能，能夠十進(jìn)制
2015-05-20 16:00:16
本帖最后由 eehome 于 2013-1-5 09:54 編輯
本人fpga課程設(shè)計(jì)做的數(shù)字鐘（帶調(diào)時(shí)鬧鐘和秒表功能），基本原創(chuàng)，愿高手多提點(diǎn)不足之處
2012-12-26 22:10:53
求帶自動(dòng)報(bào)時(shí)的多功能數(shù)字鐘，不要單片機(jī)的
2016-06-22 11:55:12
本設(shè)計(jì)采用實(shí)證研究法以及系統(tǒng)科學(xué)方法的研究方法。采用通過Altera公司的Quartus II可編程邏輯軟件進(jìn)行程序編寫，實(shí)現(xiàn)一個(gè)可以進(jìn)行時(shí)、分、秒24小時(shí)循環(huán)及時(shí)與顯示，并能通過按鍵實(shí)現(xiàn)時(shí)間修改
2017-04-20 10:20:38
請(qǐng)問怎么用FPGA（quartus II）實(shí)現(xiàn)微分，聽說是用D觸發(fā)器，但是不懂原理，求指教。。。
2013-08-11 18:29:39
概括來說，FPGA的實(shí)現(xiàn)過程分為2步：分析綜合與布局布線。這一點(diǎn)，在Quartus II軟件中體現(xiàn)的尤為明顯。這是Quartus II軟件在編譯時(shí)的任務(wù)欄。紅框中的兩步，正是分析綜合與布局布線。而在
2021-07-26 07:20:45
多功能數(shù)字鐘， 自從它發(fā)明的那天起，就成為人類的朋友，但隨著時(shí)間的推移，人們對(duì)它的功能又提出了
2008-07-19 19:10:44
578 Altera® Quartus® II 設(shè)計(jì)軟件為可編程芯片系統(tǒng)(SOPC) 提供最全面的設(shè)計(jì)環(huán)境。如果您以前使用MAX+PLUS®II 軟件、其它設(shè)計(jì)軟件或 ASIC 設(shè)計(jì)軟件，現(xiàn)在準(zhǔn)備改用Quartus II 軟件
2009-04-21 23:07:151021 Altera Quartus II 設(shè)計(jì)軟件提供完整的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿足特定設(shè)計(jì)需要，為可編程芯片系統(tǒng)(SOPC) 提供全面的設(shè)計(jì)環(huán)境。QuartusII 軟件含有 FPGA 和 CPLD 設(shè)計(jì)所有階段的
2009-04-21 23:09:5921 Quartus II Fitter 也稱作PowerFit Fitter，執(zhí)行布局布線功能，在Quartus II軟件中是指“fitting( 適配)”。Fitter 使用由Analysis & Synthesis 建立的數(shù)據(jù)庫，將工程的邏輯和時(shí)序要求與器件
2009-04-21 23:11:384873 多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康?nbsp;1．掌握數(shù)字鐘的設(shè)計(jì)原理。 2．用微機(jī)實(shí)驗(yàn)平臺(tái)實(shí)現(xiàn)數(shù)字鐘。 3．分析比較微機(jī)實(shí)現(xiàn)的數(shù)字鐘和其他方法實(shí)現(xiàn)的數(shù)
2009-05-03 11:38:43476 本文利用Verilog HDL 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜
2009-08-05 16:40:28642 介紹了多功能數(shù)字鐘的系統(tǒng)設(shè)計(jì)。系統(tǒng)具有時(shí)間設(shè)置及顯示、鬧鐘、溫度顯示、遙控止鬧等功能。系統(tǒng)以MSP430 為核心，該單片機(jī)內(nèi)部集成了
2009-09-11 11:13:18166 ALTERA QUARTUS II軟件使用:IC 設(shè)計(jì)入門 (三) ALTERA QUARTUS II軟件使用第一章概述IC設(shè)計(jì)沒有捷徑，唯有花時(shí)間及努力，才會(huì)有機(jī)會(huì)入行學(xué)習(xí)軟件使用并不是啥大事.一般工程師也只
2009-10-27 14:06:56175 Quartus II 中文教程
您現(xiàn)在閱讀的是 Quartus II 簡介手冊(cè)。 Altera® Quartus® II 設(shè)計(jì)軟件是適合單芯片可編程系統(tǒng) (SOPC) 的最全面的設(shè)計(jì)環(huán)境。 如果您以前用過
2010-03-11 14:41:58231 在Quartus Ⅱ開發(fā)環(huán)境下,用Verilog HDL硬件描述語言設(shè)計(jì)了一個(gè)可以在FPGA芯片上實(shí)現(xiàn)的數(shù)字時(shí)鐘. 通過將設(shè)計(jì)代碼下載到FPGA的開發(fā)平臺(tái)Altera DE2開發(fā)板上進(jìn)行了功能驗(yàn)證. 由于數(shù)字時(shí)鐘的通用
2011-11-29 16:51:43178 Quartus_II免費(fèi)下載
2012-11-02 17:20:56178 quartus ii安裝下載
2012-11-09 16:30:0951 本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
2012-11-13 14:03:36907 quartus.ii免費(fèi)安裝
2012-11-14 14:57:4756 Altera公司 （NASDAQ： ALTR）今天宣布推出Quartus? II軟件13.0版，這一軟件實(shí)現(xiàn)了性能最好的FPGA和SoC，提高了設(shè)計(jì)人員的效能。28 nm FPGA和SoC用戶的編譯
2013-05-07 14:30:303639 2013年11月6日 – Mouser Electronics開始提供Altera 公司推出的最新款Quartus? II軟件，設(shè)計(jì)工程師已經(jīng)可通過www.mouser.cn購買并下載Quartus II（版本13.0）的數(shù)字發(fā)布版。
2013-11-07 11:26:10979 Quartus ii 11軟件安裝
2013-12-27 09:39:5336 Quartus II建立VHDL工程教程，簡單易學(xué)，適合初學(xué)者
2015-11-12 17:21:170 基于multisim的 多功能數(shù)字鐘電路設(shè)計(jì)
2015-11-23 11:33:05457 Quartus II Introduction Using Verilog Design
2015-11-24 11:42:206 Quartus II安裝入口
2015-11-24 16:57:0413 本方案設(shè)計(jì)的多功能數(shù)字鐘采用單片機(jī)作為控制芯片，用按鍵輸入設(shè)置，通過12864液晶屏進(jìn)行輸出顯示，除了傳統(tǒng)的年月日時(shí)分秒顯示時(shí)間功能 之外還具有測(cè)量溫度，自動(dòng)背光照明，陰歷節(jié)氣顯示，整點(diǎn)報(bào)時(shí)等功能，具有外觀精美、走時(shí)準(zhǔn)確的特點(diǎn)，同時(shí)電路和程序設(shè)計(jì)充分體現(xiàn)電子裝置的智能化 優(yōu)勢(shì)。
2016-03-28 14:34:3523 quartus_II教程，又需要的下來看看
2016-05-19 15:16:150 Quartus_II使用指南(非常詳細(xì))
2016-05-19 15:16:150 quartus_II中文用戶教程，又需要的下來看看
2016-05-19 15:16:150 基于Quartus_II_的FPGACPLD開發(fā)。
2016-05-20 11:16:3549 Quartus II中文用戶教程，有需要的下來看看
2016-07-29 18:08:1979 基于FPGA和DSP的圖像多功能卡的設(shè)計(jì)與實(shí)現(xiàn)
2016-09-22 12:32:0828 華清遠(yuǎn)見FPGA代碼-基于NIOSII處理器的數(shù)字鐘設(shè)計(jì)
2016-10-27 18:07:5414 FPGA-Quartus II各個(gè)器件源碼
2017-03-19 19:49:3959 本文以 Quartus II 11.0 軟件的安裝為例，作為安裝指南。此外，關(guān)于 Quartus II 10.0 以前版本，安裝都大同小異。對(duì)于 Quartus II 11.0 ，最基本的套件包含以下三個(gè)部分：（1）Quartus II 11.0 for windows 軟件
2017-11-07 17:10:227 以FPGA平臺(tái)為基礎(chǔ)，采用VHDL語言在QuartusⅡ開發(fā)環(huán)境下設(shè)計(jì)開發(fā)多功能數(shù)字鐘，具有計(jì)時(shí)、校時(shí)、蜂鳴鬧鈴的功能.
2017-11-07 12:01:5029776 
數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更長的使用壽命，因此得到了廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時(shí)序電路。因此，我們此次設(shè)計(jì)數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學(xué)會(huì)制作數(shù)字鐘。
2017-11-09 17:23:3332 Quartus II軟件的使用
2017-11-14 17:48:2712 該實(shí)驗(yàn)是利用QuartusII軟件設(shè)計(jì)一個(gè)數(shù)字鐘，進(jìn)行試驗(yàn)設(shè)計(jì)和仿真調(diào)試，實(shí)現(xiàn)了計(jì)時(shí)，校時(shí)，校分，清零，保持和整點(diǎn)報(bào)時(shí)等多種基本功能，并下載到SmartSOPC實(shí)驗(yàn)系統(tǒng)中進(jìn)行調(diào)試和驗(yàn)證。此外還添加
2017-11-28 14:18:5531 的設(shè)計(jì)輸入方式，在QuartusⅡ開發(fā)環(huán)境下完成設(shè)計(jì)、編譯和仿真，并在FPC;A硬件開發(fā)板上進(jìn)行測(cè)試，實(shí)驗(yàn)證明該設(shè)計(jì)方案切實(shí)可行，對(duì)FPGA的應(yīng)用和數(shù)字鐘的設(shè)計(jì)具有一定參考價(jià)值。 本文以FPCJA平臺(tái)為基礎(chǔ)，在QuanusⅡ開發(fā)環(huán)境下設(shè)計(jì)開發(fā)多功能數(shù)字鐘。
2017-11-30 14:57:28138 能夠實(shí)現(xiàn)任何 數(shù)字器件的功能。與傳統(tǒng)數(shù)字電路相比，FPGA 具有可編程、高集成度、高可靠性和高速等優(yōu)點(diǎn)。 世界時(shí)鐘模塊的工作原理及設(shè)計(jì)實(shí)現(xiàn) 本設(shè)計(jì)中加入了世界時(shí)鐘模塊，能夠?qū)⒈本r(shí)間快速轉(zhuǎn)換為格林威治標(biāo)準(zhǔn)時(shí)。北京位于東八區(qū)，格林威治 位于本初子午線附近，北京時(shí)間比格
2017-11-30 14:57:3073 數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號(hào)必須做到準(zhǔn)確穩(wěn)定，通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。
2018-01-15 15:37:0910061 
Quartus II 13.0安裝說明
2018-02-06 14:45:2120 本文主要詳細(xì)介紹了使用QuartusⅡ軟件來編寫FPGA的方法及步驟，另外還介紹了Quartus II仿真的入門詳細(xì)教程分享。
2018-05-18 10:11:5313212 關(guān)鍵詞：Quartus , FPGA , Stratix 與以前的版本相比，只需要一半的時(shí)間就能實(shí)現(xiàn)業(yè)界性能最好的設(shè)計(jì) Altera公司今天宣布推出Quartus II軟件13.0版，這一軟件實(shí)現(xiàn)
2018-09-25 09:12:01575 EDA教程之Quartus II原理圖輸入方法的詳細(xì)資料概述包括了：1.使用Quartus II原理圖輸入法可以很方便地進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。2.還可以把原有的使用中小規(guī)模的通用數(shù)字IC設(shè)計(jì)的數(shù)字系統(tǒng)移植到FPGA或CPLD中?；谠韴D輸入方法，便于實(shí)現(xiàn)程序的移植。
2018-10-18 08:00:000 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之Quartus II的基礎(chǔ)知識(shí)免費(fèi)下載內(nèi)容包括了：1.Altera和器件介紹，2.Quartus 功能簡介，3.設(shè)計(jì)方法，4.工程，5.設(shè)計(jì)輸入，6.編譯，7.設(shè)置和分配，8.IO規(guī)劃，9.時(shí)序分析，10.EDA仿真，11.編程配置
2019-03-21 16:54:357 應(yīng)用VHDL語言編程，進(jìn)行了多功能數(shù)字鐘的設(shè)計(jì)，并在MAX PLUSⅡ環(huán)境下通過了編譯、仿真、調(diào)試。
2019-06-11 08:00:000 實(shí)現(xiàn)原理：利用單片機(jī)定時(shí)器及計(jì)數(shù)器產(chǎn)生定時(shí)效果通過編程形成數(shù)字鐘效果，再利用數(shù)碼管動(dòng)態(tài)掃描顯示單片機(jī)內(nèi)部處理的數(shù)據(jù)。同時(shí)通過端口讀入當(dāng)前外部控制狀態(tài)來改變程序的不同狀態(tài)，實(shí)現(xiàn)不同功能。
2019-09-24 15:51:282774 
本文檔的主要內(nèi)容詳細(xì)介紹的是設(shè)計(jì)一個(gè)多功能數(shù)字鐘實(shí)驗(yàn)的工程文件合集免費(fèi)下載。
2020-08-04 17:02:0033 quartus II 學(xué)習(xí)基礎(chǔ)材料
2020-08-11 17:36:0018 Quartus II軟件為使用Altera？FPGA和CPLD設(shè)備進(jìn)行設(shè)計(jì)的系統(tǒng)設(shè)計(jì)師提供了一個(gè)完整的軟件解決方案。Quartus II程序員是Quartus II軟件包的一部分，它允許您編程
2020-09-17 14:41:0032 實(shí)驗(yàn)?zāi)康氖煜?Quartus II 開發(fā)環(huán)境，掌握原理圖輸入方式、文本輸入方式和波形仿真；熟練掌握在 Quartus II 環(huán)境中進(jìn)行 FPGA 設(shè)計(jì)的流程；熟悉 DE2-115開發(fā)板及其使用；實(shí)驗(yàn)
2022-01-17 11:27:366 首先安裝Quartus II 13.0軟件再用Quartus_II_13.0_x64破解器.exe破解
2022-12-21 17:27:0818 用Quartus II開發(fā)ALTERA的FPGA時(shí)，有時(shí)候會(huì)發(fā)現(xiàn)沒有自己對(duì)應(yīng)的芯片型號(hào)
2023-07-24 15:15:405571 
FPGA（可編程邏輯門陣列）是一種集成電路芯片，具有可編程的數(shù)字邏輯功能。多功能數(shù)字鐘系統(tǒng)利用FPGA技術(shù)實(shí)現(xiàn)了時(shí)鐘的顯示、計(jì)時(shí)、報(bào)時(shí)等功能。本文將詳細(xì)介紹FPGA多功能數(shù)字鐘系統(tǒng)
2024-01-02 16:50:57252
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論