4.3.2的ZYNQ的時鐘驅(qū)動架構(gòu)和原理解析

在查看zynq的clk時鐘驅(qū)動時，在源碼文件clkc.c中我們看到匹配屬性字段”xlnx,ps7-clkc”，該字段匹配zynq-7000.dtsi的時鐘子節(jié)點的compatible關(guān)鍵字屬性相匹配，時鐘的setup函數(shù)為zynq_clk_setup，查看整個源碼包沒有發(fā)現(xiàn)有調(diào)用該函數(shù)的痕跡，但是發(fā)現(xiàn)該函數(shù)被宏CLK_OF_DECLARE引用了。

首先看一下CLK_OF_DECLARE宏，它的定義位于“include/linux/clk-provider.h”中，負責在指定的section中（以__clk_of_table開始的位置），定義structof_device_id類型的變量，并由of_clk_init(在函數(shù) zynq_timer_init (mach-zynq/common.c)中被調(diào)用)接口解析、匹配，如果匹配成功，則執(zhí)行相應(yīng)的回調(diào)函數(shù)（這里為of_fixed_clk_setup）；初始化的時候，device tree負責讀取DTS，并和這些變量的名字（這里為" xlnx,ps7-clkc "）匹配，如果匹配成功，則執(zhí)行相應(yīng)的回調(diào)函數(shù)（這里為of_fixed_clk_setup）；of_fixed_clk_setup會解析兩個DTS字段"clock-frequency"和"clock-output-names"，然后調(diào)用clk_register_fixed_rate，注冊clock。注意，注冊時的flags為CLK_IS_ROOT，說明目前只支持ROOT類型的clock通過DTS注冊；最后，調(diào)用of_clk_add_provider接口，將該clock添加到provider_list中，方便后續(xù)的查找使用。該接口會在后面再詳細介紹。

在of_clk_init被調(diào)用之前，zynq_timer_init 先調(diào)用了zynq_clock_init函數(shù)，該函數(shù)實現(xiàn)功能如下：

1. 根據(jù)字段“compatible”匹配“xlnx,ps7-clkc”判斷節(jié)點np是否存在

2. 判斷np是否有地址內(nèi)存定義

3. 判斷np是否存在父節(jié)點slcr

4. 將節(jié)點np的物理地址賦值給全局變量zynq_clkc_base，該變量是void *指針，并通過__iomem修飾，強制定義鏈接區(qū)域

5. 通過of_node_put函數(shù)將np和slcr的refcount減1，我們查到of_node_put函數(shù)的說明，但我發(fā)現(xiàn)它調(diào)用了kobject_put，該函數(shù)簡要說明如下：當一個kobject對象的引用ref被減少到0時，程序就會釋放這個kobject相關(guān)的資源，所以在減少引用的函數(shù)中就應(yīng)該有調(diào)用釋放資源的相關(guān)代碼，在下面內(nèi)核代碼中也可以看到。

下面我們正式來看下函數(shù)of_clk_init，該函數(shù)被調(diào)用時傳遞進來的參數(shù)matches為NULL，該函數(shù)具體實現(xiàn)了以下功能：

1. 初始化全局鏈表clk_provider_list，

2. 如果matches為空，就把__clk_of_table的地址賦值給matches，對應(yīng)我們上面談到的宏CLK_OF_DECLARE

3. 通過宏for_each_matching_node_and_match來捕獲matches指向的of_device_id型指針數(shù)組中所有成員，當捕獲數(shù)組成員時，執(zhí)行操作如下：

3.1. 創(chuàng)造一個clock_provider對象

3.2. 把捕獲道德數(shù)組成員的data和np指針分別賦值給clock_provider對象的clk_init_cb和np成員

3.3. 最后把clock_provider對象添加到全局鏈表clk_provider_list中

4. 判斷如果clk_provider_list不為空，執(zhí)行如下操作:

4.1. 遍歷并去除該鏈表中的所有成員，并通過宏定義獲取包含該成員的對象的指針，對象為clock_provider

4.2. 判斷是否是否強制處理，一般我們都處理所有節(jié)點，然后判斷clock_provider中np的父節(jié)點是否能使用，如果以上判斷成立，執(zhí)行以下操作:

4.2.1 通過調(diào)用clk_provider->clk_init_cb(clk_provider->np)，初始化clock_provider中的時鐘節(jié)點，具體函數(shù)為zynq_clk_setup，此處不做具體討論

4.2.2 接著對父節(jié)點和子節(jié)點做時鐘匹配（暫時不理解）

4.2.3 摧毀該節(jié)點和對象clock_provider

我在此處有一個疑問，為什么大費周章的去創(chuàng)造和銷毀對象clock_provider，為什么不直接處理？希望有讀者來解答一下。

接下來看到函數(shù)zynq_clk_setup，由上面看到我們把節(jié)點指針np傳遞了進去，具體實現(xiàn)功能如下：

1. 取出np中所有對象clock-output-names的數(shù)字中的字符串的指針，這些都是時鐘的名字，在設(shè)備樹文件zynq-7000.dtsi中被定義

2. 構(gòu)建系統(tǒng)時鐘樹，具體如下，先看圖：

由圖中不難看出，ps_clk進來以后直接連接了3個時鐘鎖相環(huán)，分別是：ARM PLL、I/O PLL、 DDR PLL，其他所有的時鐘如CPU時鐘和外設(shè)時鐘，都是從這幾個模塊中輸出的，也就是為什么，會有代碼cpu_parents[0] = clk_output_name[armpll]等的原因了，至于為什么有些時鐘作為時鐘源使用了2次，比如ARM PLL，這個時鐘除了給CPU提供時鐘以外，還給內(nèi)部互聯(lián)接口提供時鐘，所以引用了2次；而I/O PLL不僅負責PS端的I/O設(shè)備，還負責PL部分I/O設(shè)備，所以也使用了2次。

3. 接著取出fclk-enable和ps-clk-frequency的32位整型值，其中ps_clk的頻率為33.333333MHz，也可以從原理圖來驗證這一點