2 - reVISION驚艷登場，Xilinx讓視覺導向機器學習更簡單！

深鑒科技（DeePhi）創(chuàng)始人兼CEO姚頌表示：“深鑒科技致力于為機器人/無人機和安防監(jiān)控等行業(yè)應(yīng)用提供先進的嵌入式視覺解決方案。我們已經(jīng)開發(fā)了一個完整的工作流程，用于在FPGA上部署深度學習算法，實現(xiàn)算法、軟件和硬件的協(xié)同優(yōu)化。reVISION 堆棧中所包含的完整的工具包，可以讓我們的客戶更加輕松容易地利用全可編程FPGA 和SoC —即使是沒有任何FPGA開發(fā)背景的算法工程師也能有效地部署經(jīng)過訓練的模型。這對于利用FPGA搭建智能解決方案有莫大的好處?！?/p>

“Vrvana enables truly immersive Mixed‐Reality experiences by leveraging Xilinx’s All Programmable technology, which provides the flexibility and throughput capability important for a low‐ latency, high‐resolution, camera‐based Mixed‐Reality solution that is unique on the market,” said Bertrand Nepveu, CEO. The release of the reVISION stack for Xilinx will give us the ability to more rapidly integrate new computer vision and machine learning features into our headsets.”

此外很多從事機器學習的廠商對reVISION 堆棧表示了歡迎這里不一一列舉了。據(jù)透露目前在無人駕駛、無人機、工業(yè)視覺、醫(yī)療診斷領(lǐng)域已經(jīng)有大量客戶采用了賽靈思的FPGA嵌入式視覺方案，因此，賽靈思能洞悉客戶需求，及時推出加速視覺導向的機器學習堆棧。

3、為什么reVISION 堆棧性能如此突出？

機器學習從應(yīng)用端走向云端是必然發(fā)展趨勢，賽靈思一直深耕這個領(lǐng)域，面向云應(yīng)用，賽靈思推出了可重配置加速堆棧（2016年11月推出詳見《FPGA 成超級數(shù)據(jù)中心主流應(yīng)用，賽靈思5年轉(zhuǎn)型見成效》），目標直指包括機器學習推斷在內(nèi)的各種計算加速應(yīng)用。 而reVISION? 堆棧則是面向端應(yīng)用機器學習加速工具。

?

Steve 表示reVISION? 堆棧性能突出贏在賽靈思FPGA的獨特工藝和架構(gòu)。例如在響應(yīng)速度快方面，“在嵌入式GPU和典型的SoC中，需要傳輸?shù)臄?shù)據(jù)以及需要用于計算機視頻視覺處理和機器學習的數(shù)據(jù)是需要經(jīng)過外部存儲，但賽靈思SoC經(jīng)過了優(yōu)化，可以簡化數(shù)據(jù)流是從傳感器到視覺處理、機器學習甚至到控制的處理無需經(jīng)過外部存儲。所以系統(tǒng)響應(yīng)速度會快很多。”Steve解釋說，“另外一方面響應(yīng)還可以預(yù)知，每次都可以知道系統(tǒng)對于外部事件作出響應(yīng)的時間，而我們的競爭對手并沒有辦法去預(yù)知響應(yīng)時間。”

另外，他強調(diào)在開發(fā)下一代DSP內(nèi)核時，賽靈思定義了一種高效的DSP內(nèi)核，賽靈思的 DSP48E2 設(shè)計用于在一個時鐘周期內(nèi)高效地完成一個乘法累加算法 , 多達 18x27 位的乘法和多 達 48 位的累加,如下圖所示。

?

在運行 INT8 深度學習時，Altera較寬的 27 位寬自然占有優(yōu)勢。在傳統(tǒng)應(yīng)用中，預(yù)加法器一般用于高效實現(xiàn) (A+B) x C 計算，但這類計算在深度學習應(yīng)用中很少見。將 (A+B) x C 的結(jié)果拆分為 A x C 和 B x C，然后在獨立的 數(shù)據(jù)流中進行累加,使之適用于典型深度學習計算的要求。

對 INT8 深度學習運算來說，擁有 18x27 位乘法器很占優(yōu)勢。乘法器的輸入中至少有一個必須為最小 24 位，同時進位累加器必須為 32 位寬，才能在一個 DSP Slice 上同時進行兩個 INT8 MACC 運算。27 位輸 入能與 48 位累加器結(jié)合,從而將深度學習求解性能提升 1.75 倍(1.75:1 即為 DSP 乘法器與 INT8 深度 學習 MACC 的比率)。而其他廠商如Altera所提供的 FPGA 在單個 DSP 模塊中只提供 18x19 乘法器,DSP 乘法器與 INT8 MACC 之比僅為 1:1。