利用高性能FPGA開(kāi)發(fā)出用于MIMO無(wú)線通信系統(tǒng)的頻變預(yù)編碼內(nèi)核

愛(ài)爾蘭貝爾實(shí)驗(yàn)室的研究人員用高性能 FPGA 開(kāi)發(fā)出一款用于通用 MIMO 無(wú)線通信系統(tǒng)的頻變預(yù)編碼內(nèi)核。

作為首選的 5G 無(wú)線網(wǎng)絡(luò)基礎(chǔ)架構(gòu)，大規(guī)模 MIMO 無(wú)線系統(tǒng)現(xiàn)已領(lǐng)跑整個(gè)行業(yè)。低時(shí)延預(yù)編碼實(shí)現(xiàn)方案是充分利用多輸入多輸出 (MIMO) 方案多傳輸架構(gòu)內(nèi)在優(yōu)勢(shì)的關(guān)鍵。我們的團(tuán)隊(duì)利用賽靈思 System Generator 和簡(jiǎn)單可擴(kuò)展的 Vivado? Design Suite 構(gòu)建了一款高速、低時(shí)延預(yù)編碼內(nèi)核。

借其固有的多用戶空分復(fù)用傳輸能力，大規(guī)模 MIMO 系統(tǒng)可顯著提高傳統(tǒng)單天線用戶設(shè)備和升級(jí)版多天線用戶終端的信號(hào)干擾噪聲比(SINR)。這樣不僅可獲得更大的網(wǎng)絡(luò)容量、更高的數(shù)據(jù)吞吐量，而且還能提高頻譜利用率。

但是，大規(guī)模 MIMO 技術(shù)自身仍存在一些挑戰(zhàn)。要使用該技術(shù)，電信工程師需要構(gòu)建多個(gè) RF 收發(fā)器和多個(gè)基于輻射式相控陣天線。他們還需要使用數(shù)字資源來(lái)執(zhí)行所謂的預(yù)編碼功能。

我們的解決方案是構(gòu)建低時(shí)延、可擴(kuò)展的頻變預(yù)編碼 IP；可以按照 Lego 方式將該 IP 核用于集中式和分布式 大規(guī)模 MIMO 架構(gòu)。這個(gè) DSP 研發(fā)項(xiàng)目的關(guān)鍵是高性能賽靈思 7 系列 FPGA以及帶有 System Generator 和 MATLAB?/Simulink? 的賽靈思 Vivado Design Suite 2015.1 版本。

通用 MIMO 系統(tǒng)中的預(yù)編碼

在蜂窩網(wǎng)絡(luò)中，特定頻率下每個(gè)發(fā)送器與接收器之間所謂的信道響應(yīng)將在空中對(duì)普通 MIMO 發(fā)送器中輻射出來(lái)的用戶數(shù)據(jù)流進(jìn)行“重塑”。換句話說(shuō)，不同數(shù)據(jù)流通往空域另一端的接收器的路徑不同。由于頻域中的“經(jīng)歷”不同，即使是相同的數(shù)據(jù)流有時(shí)也會(huì)有不同表現(xiàn)。

這種固有的無(wú)線傳輸現(xiàn)象等同于將具有特定頻率響應(yīng)的有限脈沖響應(yīng) (FIR) 濾波器應(yīng)用于每個(gè)數(shù)據(jù)流，這樣無(wú)線信道就會(huì)產(chǎn)生頻率“失真”，進(jìn)而導(dǎo)致系統(tǒng)性能不佳。如果我們將無(wú)線信道視為一個(gè)大型黑盒，那么在系統(tǒng)級(jí)只有輸入（發(fā)送器輸出）和輸出（接收器輸入）是顯而易見(jiàn)的。我們可在 MIMO 發(fā)送器側(cè)添加一個(gè)具有逆信道響應(yīng)的預(yù)均衡黑盒，以預(yù)先補(bǔ)償信道的黑盒效應(yīng)，然后，級(jí)聯(lián)系統(tǒng)會(huì)在接收器設(shè)備上提供合理的“校正”數(shù)據(jù)流。

我們將這種預(yù)均衡方法稱為預(yù)編碼，從根本上說(shuō)，就是在發(fā)送器鏈上應(yīng)用一組“重塑”系數(shù)。例如，如果我們用NTX （發(fā)送器數(shù)量）天線發(fā)送 NRX 個(gè)獨(dú)立數(shù)據(jù)流，那么我們?cè)趯?NTX 個(gè) RF 信號(hào)輻射到空中之前需要通過(guò)N 次臨時(shí)復(fù)數(shù)線性卷積運(yùn)算及相應(yīng)的合并運(yùn)算來(lái)執(zhí)行預(yù)均衡編碼。

復(fù)數(shù)線性卷積的直接、低時(shí)延實(shí)現(xiàn)方法是使用時(shí)域中的復(fù)數(shù) FIR 離散數(shù)字濾波器。

系統(tǒng)功能要求

在低時(shí)延預(yù)編碼 IP 的創(chuàng)建過(guò)程中, 我的團(tuán)隊(duì)面臨一系列基本要求。
1、我們必須用不同系數(shù)組將一個(gè)數(shù)據(jù)流預(yù)編碼為多分支的并行數(shù)據(jù)流。
2、我們需要在每個(gè)分支上放置一個(gè) 100 + 抽頭長(zhǎng)度的復(fù)數(shù)非對(duì)稱 FIR 函數(shù)，以提供合適的預(yù)編碼性能。以提供合適的預(yù)編碼性能。
3、需要經(jīng)常對(duì)預(yù)編碼系數(shù)進(jìn)行更新。
4、所設(shè)計(jì)的內(nèi)核必須易于更新和擴(kuò)展，以支持不同的可擴(kuò)展系統(tǒng)架構(gòu)。
5、在給定資源約束下，預(yù)編碼時(shí)延應(yīng)該盡可能低。

此外，除了注意滿足特定設(shè)計(jì)的功能要求以外，我們還要考慮硬件資源約束。換句話說(shuō)，建立節(jié)約資源的算法實(shí)現(xiàn)方案對(duì)于有限的關(guān)鍵硬件資源（例如賽靈思 FPGA 上的專用硬件乘法器 DSP48s）大有裨益。

高速、低時(shí)延預(yù)編碼 (HLP) 內(nèi)核設(shè)計(jì)
本質(zhì)上講，在開(kāi)發(fā)具備該特質(zhì)的設(shè)計(jì)之前必須先滿足可擴(kuò)展性這個(gè)關(guān)鍵特性?？蓴U(kuò)展設(shè)計(jì)能確保長(zhǎng)期的基礎(chǔ)架構(gòu)可持續(xù)演進(jìn)，并在短期實(shí)現(xiàn)最佳的低成本部署策略?？蓴U(kuò)展性源自模塊化。依照這個(gè)理論，我們使用賽靈思 System Generator 在 Simulink 中創(chuàng)建了一個(gè)模塊化的通用復(fù)數(shù) FIR 濾波器評(píng)估平臺(tái)。

圖 1 所示為頂層系統(tǒng)架構(gòu)。Simulink_HLP_Core 在 Simulink 中用離散數(shù)字濾波器模塊描述多分支復(fù)數(shù) FIR 濾波器；FPGA_HLP_Core 在System Generator 中用賽靈思資源模塊實(shí)現(xiàn)多分支復(fù)數(shù) FIR 濾波器，如圖 2 所示。

?

?