基于EDAC模塊嵌入到ARINC 659用來提高總線控制器的容錯處理能力

摘 要： 航天應用中，單粒子翻轉(zhuǎn)引發(fā)SRAM型FPGA的錯誤最多，而EDAC設計在糾錯模塊中有著廣泛的應用。將依據(jù)擴展海明碼設計的[40，32]EDAC模塊嵌入到ARINC 659的雙口數(shù)據(jù)DPRAM和指令SRAM中，提高了總線控制器的容錯處理能力。

0 引言

集成電路的應用領(lǐng)域在不斷深入擴大，航空航天方面要求系統(tǒng)能長期可靠地運行，其運行的環(huán)境輻射比地面輻射嚴重，集成電路很容易受到干擾，導致設備不能正常工作。單粒子翻轉(zhuǎn)是指高能粒子射入集成電路的PN結(jié)，會發(fā)生PN結(jié)電離、電荷積累、能量轉(zhuǎn)移等。存儲器件某一位數(shù)據(jù)會從一個穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硗庖粋€穩(wěn)態(tài)，是引發(fā)航天器故障的主要因數(shù)。

為了最大限度地減少單粒子效應對FPGA的影響，通常采用三模冗余的加固結(jié)構(gòu)，盡管三模冗余結(jié)構(gòu)可以將錯誤暫時隔離，但是在長期工作的情況下冗余單元也可能繼續(xù)發(fā)生錯誤。近年來國內(nèi)外采用EDAC電路來減少或避免錯誤的發(fā)生。常見的EDAC電路都是采用專用芯片配上時序來工作的，這不利于系統(tǒng)的集成小型化和低功耗。本文基于ARINC 659控制器的設計，利用Verilog HDL實現(xiàn)EDAC的功能，使設計朝著高集成、低功耗的方向發(fā)展[1]。

1 ARINC 659總線技術(shù)簡介

ARINC 659[2]是一種航空電子模塊化設計的背板總線標準，有魯棒分區(qū)，具有確定的時間和空間性?；裟犴f爾公司根據(jù)ARINC 659標準設計的SAFEbus用于波音777的飛機信息管理系統(tǒng)中，從1993年被采納成為行業(yè)標準至今已經(jīng)穩(wěn)定運行30多年。它能夠應用于大型客機的電子系統(tǒng)，表明ARINC 659是一種較為可靠的內(nèi)總線，適用于航天系統(tǒng)的綜合電子平臺。

在ARINC 659標準中，每一個可插拔的子板被稱作在線可更換模塊（Line Replaceable Module，LRM）。每個LRM有兩個總線接口（Bus Interface Unit，BIU）。在該標準中，一條659總線上最多允許連接32個LRM。ARINC 659使用時間觸發(fā)的調(diào)度方式稱為表驅(qū)動比例訪問協(xié)議（Table Driven Proportional Access，TDPA），并將決定總線時分復用特性的調(diào)度表保存在每個BIU中，維護協(xié)議的數(shù)據(jù)開銷非常小。ARINC 659的4線交叉校驗機制可以對每一位進行校驗。

ARINC 659假設每個BIU使用獨立的時鐘，儲存相同的TDPA表，因此在總線工作時是沒有中心控制的分布式系統(tǒng)的。同時，ARINC 659也支持LRM的冗余，協(xié)議中最多允許某項功能有4個LRM做備份。

目前見到的航空總線標準中，ARINC 659總線的實時性、可靠性和冗余度是最高的，但霍尼韋爾公司只提供整機解決方案，不提供芯片，因此研究該總線能為我國航空電子系統(tǒng)開發(fā)與應用提供幫助。

2 EDAC的原理與實現(xiàn)

2.1 海明碼的基本原理

海明碼是一種廣泛使用的可以糾正單個錯誤和檢測任意兩位錯誤的線性分組碼。常見的海明碼應滿足不等式2m≥n+m+1，其中n為數(shù)據(jù)碼的位數(shù)，m為校驗碼的位數(shù)，如果要求既要能糾正一位錯位又能檢測出兩位錯位，則至少需要m+1位校驗碼。該控制器中傳輸32 bit數(shù)據(jù)，依據(jù)海明碼的原理，使用8 bit校驗位，構(gòu)成[40，32]擴展海明碼。依據(jù)規(guī)則，在數(shù)據(jù)位的第2k（k=0，1，2，3，4，5） bit上放置校驗碼。

2.2 EDAC模塊的設計與實現(xiàn)

EDAC模塊在CPU與RAM之間[3]，保護控制器RAM的數(shù)據(jù)，CPU對RAM操作時，EDAC模塊已經(jīng)對RAM中的數(shù)據(jù)進行了預處理，同時EDAC模塊中也加入了使能信號。EDAC主要工作在寫周期和讀周期，如圖1所示，EDAC主要包括發(fā)送和接收兩個部分。

?

上面發(fā)送模塊負責海明碼編碼，用控制電路寄存器中的數(shù)據(jù)位確定校驗位，然后依據(jù)海明碼的長度和編碼方案編碼。將并行轉(zhuǎn)成串行數(shù)據(jù)發(fā)出去。接收模塊主要負責海明碼糾錯與解碼，解碼過程就是依據(jù)已知校驗位數(shù)確定碼字長度；而糾正就是用已經(jīng)生成的校驗碼和形成該校驗碼的編碼方程再進行一次異或操作，如果該等式為0，則代表沒有發(fā)生錯誤，若等式為1，說明有錯，可以從等式的值判斷具體的出錯位，糾正后再從碼字中選出數(shù)據(jù)位。

EDAC模塊通過Verilog HDL在FPGA中實現(xiàn)，其總體框架如圖2所示，其各變量的含義如下：

wr：CPU讀寫信號，0和1分別表示為寫和讀。

c_data[7：0]：CPU的傳送和接收數(shù)據(jù)。

mem_data[39：0]：存儲器數(shù)據(jù)包括32 bit數(shù)據(jù)位和8 bit校驗位。

er_out[1：0]：錯誤類型，分別為無錯誤、1 bit錯、2 bit及2 bit以上錯、校驗位錯誤。