基于Xilinx Zynq的物距測(cè)量系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘 要：為了對(duì)障礙物距離精確測(cè)量，基于最新Zedboard FPGA（現(xiàn)場(chǎng)可編程邏輯陣列）開(kāi)發(fā)板，采用軟硬件協(xié)同的設(shè)計(jì) 方法，設(shè)計(jì)了障礙物距離測(cè)量系統(tǒng)的軟硬件。系統(tǒng)為智能小車(chē)平臺(tái)提供了完整的距離測(cè)量服務(wù)，測(cè)距范圍能夠達(dá)到2cm~4.5m，精度可達(dá)0.2cm。該設(shè)計(jì)包含從底層硬件電路設(shè)計(jì)、可編程邏輯IP（IntellectualProperty）核設(shè)計(jì)、到Linux設(shè)備驅(qū)動(dòng)的設(shè)計(jì)全部流程，對(duì)于在Zynq?7000FPGA上軟硬件從事開(kāi)發(fā)的人員有一定的參考價(jià)值。

隨著集成電路的制造和應(yīng)用技術(shù)的快速發(fā)展，嵌入式系統(tǒng)的性能也不斷提升，已經(jīng)被廣泛應(yīng)用于工業(yè)控制、航空航天、軍事以及消費(fèi)電子等領(lǐng)域。在硅工藝的發(fā)展以及市場(chǎng)推動(dòng)下，Xilinx公司推出了基于7系列FPGA的新一代全可編程（AllProgrammable）Zynq?7000系列產(chǎn)品。該系列產(chǎn)品，集成了嵌入式領(lǐng)域集大成者——雙核ARM CortexA9處理器和7系列28nm工藝FPGA芯片。Zedboard正是這樣一款基于Zynq?7000產(chǎn)品的實(shí)驗(yàn) 開(kāi)發(fā)板卡，提供了軟件和硬件設(shè)計(jì)的更多可能。本文基于目前FPGA業(yè)界最先進(jìn)的Zedboard FPGA（現(xiàn)場(chǎng)可編程邏輯陣列）開(kāi)發(fā)板，從底層硬件電路設(shè)計(jì)、可編程邏輯IP（IntellectualProperty）核設(shè)計(jì)、到Linux設(shè)備驅(qū)動(dòng)的設(shè)計(jì)，實(shí)現(xiàn)了障礙物距離測(cè)量的軟硬件系統(tǒng)，并在智能小車(chē)平臺(tái)上，實(shí)現(xiàn)了距離測(cè)量服務(wù)。該方法對(duì)于在Zynq?7000FPGA上軟硬件的開(kāi)發(fā)具有指導(dǎo)作用。

1、系統(tǒng)設(shè)計(jì)

傳統(tǒng)上，F(xiàn)PGA中嵌入處理器內(nèi)核，都是以FPGA為 主、處理器為輔，設(shè)計(jì)思路以可編程邏輯為主。然而新一代全可編程的Zynq?7000采取不同的思路，它是以處理器為主，F(xiàn)PGA為輔。FPGA變成了ARM處理器的一個(gè)協(xié)處理器[1]。圖1為Zynq?7000SoC芯片的結(jié)構(gòu)圖。 簡(jiǎn)單來(lái)說(shuō)，Zynq由PS和PL兩部分組成：PS（Pro?cessingSystem，處理系統(tǒng)）相當(dāng)于一片ARM芯片，而PL （ProgrammableLogic，可編程邏輯）相當(dāng)于一片F(xiàn)PGA芯片。

圖1：Zynq結(jié)構(gòu)圖

PS系統(tǒng)結(jié)構(gòu)為：雙核A9處理器，其是整個(gè)平臺(tái)的控制中心，處理速度高達(dá)1GHz，可通過(guò)NEON擴(kuò)展及單精度浮點(diǎn)單元進(jìn)行增強(qiáng)，擁有32KB指令及數(shù)據(jù)L1 緩存，統(tǒng)一的512KBL2緩存和256KB片上存儲(chǔ)器；存儲(chǔ)接口，用以管理片內(nèi)系統(tǒng)的存儲(chǔ)狀態(tài)，包含DDR3，DDR2和LPDDR2動(dòng)態(tài)存儲(chǔ)控制器和兩個(gè)QSPI，NANDFLASH及NORFLASH控制器；通用外設(shè)，PS中的通用外設(shè)是ARM直接和外部設(shè)備通信的接口，含SPI，I2C， CAN，UART，GPIO，USB2.0等；其他組成部分。

PL部分結(jié)構(gòu)為：低功耗可編程邏輯，包含28K~ 350K個(gè)邏輯單元，240K~2180K可擴(kuò)展式BlockRAM和80~900個(gè)DSPSlice；XADC，為PL內(nèi)置的12b模/數(shù)轉(zhuǎn)換器；通用/定制外設(shè)，PL中的外設(shè)是PL中的器件和 外部通信的接口。在ARM接口不夠用時(shí)，可以利用PL的外設(shè)接口。PS和PL之間的數(shù)據(jù)交互，則是通過(guò)AXI（AdvancedeXtensibleInterface）接口實(shí)現(xiàn)的。具體有：高性能AXI接口（HighPerformanceAXISlavePorts），共4個(gè)；通用AXI接口，包括兩個(gè)主設(shè)備接口和兩個(gè)從設(shè)備接口，共4個(gè)；加速一致性端口，是ARM多核架構(gòu)下定義的一種接口。

根據(jù)Zynq結(jié)構(gòu)特點(diǎn)，在應(yīng)用系統(tǒng)結(jié)構(gòu)設(shè)計(jì)時(shí)注意，使用由Zynq這樣一款功能強(qiáng)大的SoC芯片，與一般的ARM芯片不同，與常用的FPGA，更存在區(qū)別。它要求 硬件和軟件之間進(jìn)行協(xié)同設(shè)計(jì)，共同實(shí)現(xiàn)既定的性能指標(biāo)要求。在SoC設(shè)計(jì)中，IP（IntellectualProperty，知識(shí)產(chǎn)權(quán)）核重用技術(shù)是一個(gè)很重要的概念，它是軟硬件協(xié)同設(shè)計(jì)的關(guān)鍵，通過(guò)標(biāo)準(zhǔn)化IP核可以實(shí)現(xiàn)模塊復(fù)用，可以完成大規(guī)模的、復(fù)雜的SoC設(shè)計(jì)[3]。

本文以一個(gè)超聲波測(cè)距系統(tǒng)為例，介紹如何在ZynqSoC上，定制IP、設(shè)計(jì)Linux設(shè)備驅(qū)動(dòng)等，并完整的闡述了從硬件到軟件的設(shè)計(jì)流程。設(shè)計(jì)的系統(tǒng)結(jié)構(gòu)如圖2所示。PS上，運(yùn)行Linux操作系統(tǒng)，為L(zhǎng)inaroUbuntu發(fā)行版。根據(jù)文獻(xiàn)[2]的指導(dǎo)操作，使用Xilinx公司的開(kāi)發(fā)軟件完成配置，使PS可以運(yùn)行操作系統(tǒng)。

圖2：系統(tǒng)結(jié)構(gòu)圖

PL部分按照系統(tǒng)控制的需求進(jìn)行定制。設(shè)計(jì)基于 XilinxAXI總線的超聲波處理外設(shè)IP核，與外部的超聲波發(fā)射和接收電路交互。在Linux操作系統(tǒng)下，這個(gè)IP核就成為了一個(gè)設(shè)備，這就需要編寫(xiě)相應(yīng)的設(shè)備驅(qū)動(dòng)程序，實(shí)現(xiàn)超聲波測(cè)距功能的封裝。