波形控制 - 基于FPGA和PWM的多路信號(hào)發(fā)生器設(shè)計(jì)

2.1 波形控制

對(duì)于三角波的生成，需要脈寬參數(shù)按照先線(xiàn)性增大然后線(xiàn)性減小的規(guī)律來(lái)實(shí)現(xiàn)，其他波形(如矩形波、鋸齒波等)可以用相同的原理實(shí)現(xiàn)。
在實(shí)現(xiàn)正弦波信號(hào)時(shí)，需要計(jì)算出正弦信號(hào)表，根據(jù)波形信號(hào)的頻率與幅度，通過(guò)查表的方式把RAM中的脈寬參數(shù)傳遞給PWM發(fā)生器，得到脈沖寬度按正弦變化的PWM脈沖波[7]。

2.2 PWM發(fā)生器

在FPGA中利用計(jì)數(shù)器和比較器來(lái)產(chǎn)生PWM矩形脈沖波，如圖4所示，在一個(gè)進(jìn)程中用一個(gè)寄存器保存PWM周期參數(shù)T，T_Counter在系統(tǒng)時(shí)鐘的驅(qū)動(dòng)下進(jìn)行自加，直到T_Counter=T時(shí)T_Counter復(fù)位為0，完成一次PWM周期；在另一個(gè)進(jìn)程中通過(guò)比較T_Counter與脈寬參數(shù)PWM_Width，從而控制PWM脈沖波的脈寬；為了更新PWM_Width，在T_Counter計(jì)數(shù)到T-1時(shí)向波形控制單元報(bào)告單次脈沖結(jié)束，波形控制單元接收到結(jié)束標(biāo)志后更新脈寬參數(shù)，使PWM發(fā)生器在下一周期產(chǎn)生新的PWM脈沖波。

?

?

?

2.4 多路信號(hào)的產(chǎn)生

單路信號(hào)的波形控制單元和PWM發(fā)生器僅需要很小的FPGA資源和一個(gè)I/O引腳就能實(shí)現(xiàn)，并且外部濾波電路占用的PCB面積也比傳統(tǒng)DAC實(shí)現(xiàn)的信號(hào)發(fā)生器要小很多，所以只要把單路信號(hào)發(fā)生器進(jìn)行簡(jiǎn)單的復(fù)制就能實(shí)現(xiàn)多路信號(hào)的產(chǎn)生，且各個(gè)通道之間具有很好的獨(dú)立性，互不影響，這是FPGA相比其他控制芯片所具有的優(yōu)勢(shì)。

3 性能分析及測(cè)試

3.1 性能分析

電路使用XC3S100E來(lái)實(shí)現(xiàn)FPGA控制單元的設(shè)計(jì)。XC3S100E有108個(gè)可分配的用戶(hù)引腳，使用28個(gè)作為通信端口，剩余80個(gè)引腳進(jìn)行PWM脈沖信號(hào)調(diào)制輸出；電路使用fosc=120 MHz的外部晶振，經(jīng)內(nèi)部DCM（時(shí)鐘控制管理模塊）倍頻后獲得240 MHz的系統(tǒng)時(shí)鐘。設(shè)置PWM脈沖發(fā)生計(jì)數(shù)器位數(shù)為N=14 bit。濾波電路通帶增益設(shè)置為1（Rf=0，斷開(kāi)R1），所實(shí)現(xiàn)的信號(hào)發(fā)生器主要性能參數(shù)如下：

3.2 信號(hào)輸出測(cè)試

通過(guò)上位機(jī)設(shè)置各個(gè)通道的波形參數(shù)，利用Tektronix TDS100B(40 MHz，500 MS/s)示波器測(cè)量各通道的輸出波形，得到如圖6所示波形信號(hào)輸出。

從圖6中可以看出，信號(hào)源輸出波形光滑，頻率穩(wěn)定度高，而且各通道工作獨(dú)立性高，波形、頻率、幅度均可獨(dú)立調(diào)節(jié)，滿(mǎn)足設(shè)計(jì)要求。

基于FPGA+PWM的多路信號(hào)發(fā)生器的設(shè)計(jì)結(jié)合了FPGA與PWM技術(shù)的優(yōu)勢(shì)，可同時(shí)輸出80路信號(hào)，各路信號(hào)的波形、頻率、幅值均可獨(dú)立調(diào)節(jié)。實(shí)驗(yàn)證明，該信號(hào)發(fā)生器具有良好的直流性能，其精度可達(dá)到0.2 mV，同時(shí)可產(chǎn)生良好的三角波、鋸齒波、正弦波、方波，還可通過(guò)上位機(jī)產(chǎn)生任意波形信號(hào)，輸出穩(wěn)定，頻率精度高。其成本低，設(shè)計(jì)靈活，可擴(kuò)展性強(qiáng)，可應(yīng)用于工業(yè)控制、LED陣列控制以及測(cè)量、通信等各種不同的場(chǎng)合。