無(wú)線應(yīng)用平臺(tái)選擇的幾個(gè)關(guān)鍵考量因素

隨著無(wú)線數(shù)據(jù)傳輸量呈爆炸性成長(zhǎng)，數(shù)字訊號(hào)處理技術(shù)和無(wú)線電設(shè)備在提升效能方面都面臨巨大的壓力。目前全球的重點(diǎn)都聚焦在4G LTE，而且在世界各地均有大規(guī)模部署，而業(yè)界也已展開(kāi)5G網(wǎng)絡(luò)的早期研發(fā)工作，目標(biāo)是要將5G網(wǎng)絡(luò)的數(shù)據(jù)傳輸量提升至4G網(wǎng)絡(luò)的千倍以上。這種新興的技術(shù)發(fā)展為系統(tǒng)商帶來(lái)不斷演進(jìn)的的全新要求，其中包括提升系統(tǒng)整合度和系統(tǒng)效能、降低系統(tǒng)材料列表(BOM)成本、提高設(shè)計(jì)靈活度，以及加速產(chǎn)品上市時(shí)程等。

傳統(tǒng)ASIC組件支持的硬件解決方案雖然尚可符合功耗和成本目標(biāo)，但其所需的一次性工程費(fèi)用(NRE)極高、缺乏靈活性，讓產(chǎn)品的上市時(shí)程變得非常緩慢。為了因應(yīng)市場(chǎng)的全新需求和克服以上種種挑戰(zhàn)，賽靈思推出All Programmable SoC (APSoC)架構(gòu)，并成功建置在Zynq-7000產(chǎn)品系列中。Zynq-7000組件采用賽靈思APSoC架構(gòu)，透過(guò)硬件、軟件和I/O可編程能力全面提升系統(tǒng)級(jí)的差異化、整合度和靈活性(如圖一)。

圖一 Zynq-7000 All Programmable SoC架構(gòu)

賽靈思自2011年12月推出Zynq-7000組件以來(lái)，已廣泛應(yīng)用于通訊、數(shù)據(jù)中心、汽車(chē)、工業(yè)、航天與國(guó)防等眾多領(lǐng)域。對(duì)通訊市場(chǎng)(尤其是無(wú)線應(yīng)用領(lǐng)域)而言，Zynq-7000提供獨(dú)特的優(yōu)勢(shì)：

其整合式可編程邏輯針對(duì)數(shù)字訊號(hào)處理提供高度優(yōu)化；其采用的ARM Cortex A9處理子系統(tǒng)可有效建置典型無(wú)線設(shè)備(例如遠(yuǎn)程無(wú)線電和無(wú)線回程單元)的控制功能。

在采用Zynq APSoC組件設(shè)計(jì)無(wú)線應(yīng)用時(shí)，必須選擇能滿(mǎn)足應(yīng)用需求的操作系統(tǒng)。而在針對(duì)不同的無(wú)線應(yīng)用時(shí)，必須考慮以下幾個(gè)關(guān)鍵因素：

1. 電信級(jí)運(yùn)作能力：電信級(jí)系統(tǒng)一般都要達(dá)到99.999%系統(tǒng)可靠度，也就是系統(tǒng)的正常運(yùn)行時(shí)間要達(dá)到這么的水平。從系統(tǒng)運(yùn)作的角度來(lái)看，這代表對(duì)系統(tǒng)各項(xiàng)特性的支持，例如冷/暖重開(kāi)機(jī)、故障監(jiān)測(cè)、偵測(cè)和處理，以及冗余，都要達(dá)到這程度。

2. 實(shí)時(shí)處理：實(shí)時(shí)不僅意味著速度要「非?？臁?，而且要有可預(yù)測(cè)的反應(yīng)時(shí)間。相較于無(wú)線回程處理，遠(yuǎn)程無(wú)線電有不同的實(shí)時(shí)處理要求。無(wú)線電設(shè)備訊號(hào)處理任務(wù)繁重，因此支持訊號(hào)處理的處理器必須能滿(mǎn)足嚴(yán)格的時(shí)序預(yù)算要求。

3. 診斷：為了支持現(xiàn)場(chǎng)診斷和事后診斷，需要收集和儲(chǔ)存大量效能衡量數(shù)據(jù)和日志數(shù)據(jù)，藉此可追蹤和管理無(wú)線應(yīng)用的關(guān)鍵指標(biāo)，例如效能衡量與統(tǒng)計(jì)數(shù)據(jù)、CPU使用率和故障監(jiān)控、操作系統(tǒng)任務(wù)切換和事件歷史等指標(biāo)。

4. 工具與協(xié)定整合：除錯(cuò)與診斷環(huán)境全面整合，以及一些操作系統(tǒng)廠商提供的特定網(wǎng)絡(luò)協(xié)議堆棧，都有助于設(shè)計(jì)人員開(kāi)發(fā)有效率的系統(tǒng)和維護(hù)高效的系統(tǒng)運(yùn)作。

Zynq SoC整合了兩顆ARM Cortex A9核心。軟件設(shè)計(jì)師需要在可支持這款A(yù)RM核心的SMP(對(duì)稱(chēng)多處理架構(gòu))或AMP(非對(duì)稱(chēng)多處理架構(gòu))多處理器架構(gòu)之間做出選擇。如圖二所示，在SMP系統(tǒng)架構(gòu)中，兩顆以上完全相同的處理器共同在單一操作系統(tǒng)實(shí)例中共享資源。

?

圖二 SMP與AMP之比較

理論上，這種架構(gòu)在同一個(gè)操作系統(tǒng)實(shí)例中會(huì)平等對(duì)待所有處理器。相反地，在有或沒(méi)有操作系統(tǒng)實(shí)例和處理器互相不知彼此存在的情況下，AMP架構(gòu)會(huì)對(duì)個(gè)別處理器有不同的待遇，而沒(méi)有執(zhí)行操作系統(tǒng)的核心則可能會(huì)執(zhí)行一個(gè)被視為「裸機(jī)」實(shí)例的微程序代碼。

通常SMP為較高階的應(yīng)用提供統(tǒng)一的操作系統(tǒng)平臺(tái)。軟件架構(gòu)師在操作系統(tǒng)上建置應(yīng)用時(shí)，無(wú)需考慮兩顆核心之間共享資源和跨行程的通訊問(wèn)題。此外，SMP的效能消耗會(huì)對(duì)時(shí)間要求嚴(yán)格的無(wú)線應(yīng)用造成影響。相較于SMP，AMP備有操作系統(tǒng)實(shí)例的輕量級(jí)軟件幾乎完全沒(méi)有消耗的問(wèn)題，但需要精心客制的軟件設(shè)計(jì)來(lái)實(shí)現(xiàn)處理器資源共享和處理器之間的通訊。

使用Zynq APSoC組件可有效建置多種重要的無(wú)線應(yīng)用，其中包括無(wú)線電和無(wú)線回程。每種無(wú)線應(yīng)用有不同的效能要求，而且需要操作系統(tǒng)支持不同的特性。無(wú)線電應(yīng)用就是一個(gè)很好的Zynq應(yīng)用案例，因?yàn)橥高^(guò)Zynq可建置包括所有數(shù)字前端處理功能的完整軟硬件整合解決方案。

無(wú)線電數(shù)字前端應(yīng)用是4G無(wú)線網(wǎng)絡(luò)中典型遠(yuǎn)程無(wú)線電頭端設(shè)備(RRH)的主要部分。這種應(yīng)用的處理要求可分為訊號(hào)處理和控制處理。在訊號(hào)處理領(lǐng)域，Zynq可用以建置于高采樣率濾波器，可達(dá)到數(shù)字升/降頻變頻、波峰因子抑制(CFR)和數(shù)位預(yù)失真(DPD)。然而，DPD是一個(gè)特例，需要同時(shí)使用Zynq的PS和PL。

DPD處理可細(xì)分為高速數(shù)據(jù)路徑和更新路徑。更新路徑用于定期更新濾波器組的系數(shù)，非常適合用于ARM Cortex A9核心。一般來(lái)說(shuō)，系數(shù)更新必須在幾毫秒到幾十毫秒內(nèi)完成。由于計(jì)算的算術(shù)復(fù)雜性，可使用A9核心和嵌入式NEON SIMD向量運(yùn)算單元來(lái)因應(yīng)所需的高效能。此外，Zynq PL也可為各種需要大量處理器頻率周期的功能提供硬件加速，因而Zynq PL、ARM A9核心和NEON協(xié)同處理器可進(jìn)行協(xié)同作業(yè)。

無(wú)線電的控制處理一般用于初始的無(wú)線電校準(zhǔn)、配置、警告、排程和從網(wǎng)絡(luò)終止訊息。這樣的作業(yè)一般在無(wú)線電應(yīng)用中并不需要高效能，因此使用Zynq組件內(nèi)建的單一ARM A9核心就能輕松管理。選擇合適的架構(gòu)來(lái)支持DPD應(yīng)用和控制處理應(yīng)用是非常重要，因?yàn)楹线m的架構(gòu)會(huì)決定整體效能、可靠度和維護(hù)的容易度。

AMP模式是無(wú)線電應(yīng)用的通用架構(gòu)。在此模式下，可透過(guò)裸機(jī)模式提供一顆完整的ARM核心進(jìn)行DPD處理作業(yè)，因而可提供更多運(yùn)算余量以滿(mǎn)足各種DPD系數(shù)更新所需的時(shí)間要求。而第二顆由操作系統(tǒng)控制的ARM A9核心則可執(zhí)行控制和OAM等所有其應(yīng)用。

在這種架構(gòu)中，由于操作系統(tǒng)只能控制兩顆ARM核心中的其中一顆，因此必須在兩顆獨(dú)立的核心之間建立建立處理器之間的通道，例如使用OCM (On Chip Memory)或共享內(nèi)存。這對(duì)某些重要的控制應(yīng)用尤其重要，例如用于監(jiān)控DPD模塊狀況的應(yīng)用。這種行程間的通訊(IPC)解決方案并沒(méi)有標(biāo)準(zhǔn)可循，而是必須在AMP模式中單獨(dú)開(kāi)發(fā)。

SMP架構(gòu)非常簡(jiǎn)單明確，就是使用單一操作系統(tǒng)實(shí)例同時(shí)控制兩顆ARM核心，進(jìn)而控制所有應(yīng)用。IPC、除錯(cuò)、支持工具鏈都在相同的操作系統(tǒng)下運(yùn)作。為了確保DPD應(yīng)用有專(zhuān)屬的資源，可在軟件應(yīng)用中使用「核心親和性」(Core Affinity) 和「中斷遮蔽」等特殊技術(shù)。在前面的案例中，DPD應(yīng)用只在一個(gè)核心上執(zhí)行，也就是除了操作系統(tǒng)排程器消耗外，DPD應(yīng)用不會(huì)跟其他作業(yè)共享資源。而在后面的案例中，除了因DPD應(yīng)用所需的執(zhí)行作業(yè)外，各種中斷服務(wù)會(huì)直接轉(zhuǎn)由第二顆核心執(zhí)行。如此一來(lái)， DPD應(yīng)用可充分運(yùn)用所有資源。

由此可見(jiàn)，Zynq APSoC是支持AMP或SMP架構(gòu)的理想平臺(tái)。如圖三所示，Zynq整合兩顆ARM核心的處理器、12.5Gb/s序列器/解除序列器 (SerDes)、可靠度更高的500MHz+ DSP，并能提供完整的數(shù)字前端功能，諸如DPD、CFR、DUC/DDC和CPRI/JESD接口等。這個(gè)解決方案無(wú)需在處理器和獨(dú)立的FPGA組件之間設(shè)立接口，從而簡(jiǎn)化PCB設(shè)計(jì)。

從獨(dú)立式多芯片解決方案轉(zhuǎn)移到Zynq平臺(tái)的單芯片整合方案是相當(dāng)簡(jiǎn)單明了的。賽靈思提供全面的軟硬件解決方案，其中更包括用于DUC、DDC、CFR和DPD的數(shù)字訊號(hào)處理IP庫(kù)，有助多芯片方案順利轉(zhuǎn)移到Zynq平臺(tái)。此外，賽靈思也提供對(duì)多種操作系統(tǒng)解決方案的支持，包含組件驅(qū)動(dòng)程序、啟動(dòng)加載程序、BSP范例和常用的工具。當(dāng)設(shè)計(jì)方案成功轉(zhuǎn)移到Zynq平臺(tái)后，系統(tǒng)效能即可大幅提升，也可節(jié)省整體功耗，并降低材料清單(BOM) 成本。

圖三 從獨(dú)立式解決方案轉(zhuǎn)移到Zynq解決方案

以上，我們探討了為無(wú)線應(yīng)用選擇操作系統(tǒng)的主要考慮因素、無(wú)線應(yīng)用的建置架構(gòu)和其中AMP與SMP比較的考慮因素，以及可直接運(yùn)用賽靈思Zynq 7000組件的應(yīng)用?？傊愳`思提供的高階組件能讓基礎(chǔ)架構(gòu)設(shè)備設(shè)計(jì)人員在實(shí)現(xiàn)軟硬件可編程性的同時(shí)，也可提升效能和系統(tǒng)整合度、降低材料清單 (BOM) 總成本與整體系統(tǒng)功耗，以及實(shí)現(xiàn)高可靠度和加速產(chǎn)品上市時(shí)程。設(shè)計(jì)人員現(xiàn)在不僅能加快開(kāi)發(fā)設(shè)備，而且還能在設(shè)備部署完成后繼續(xù)可提供現(xiàn)場(chǎng)更新，排除了與ASSP和ASIC等組件相關(guān)的風(fēng)險(xiǎn)。