基于FPGA的多時(shí)鐘片上網(wǎng)絡(luò)虛擬直通路由器設(shè)計(jì)

在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA技術(shù)的發(fā)展，Xilinx公司推出了Virtex-4平臺(tái)。該平臺(tái)支持同一時(shí)間內(nèi)32個(gè)時(shí)鐘運(yùn)行[1]，也就是說(shuō)每個(gè)片上網(wǎng)絡(luò)的內(nèi)核可以在一個(gè)獨(dú)立的時(shí)鐘下運(yùn)行， 從而使每個(gè)路由器和IP核都運(yùn)行在最佳頻率上。因此適用于設(shè)計(jì)多時(shí)鐘片上網(wǎng)絡(luò)，實(shí)現(xiàn)高性能分組交換片上網(wǎng)絡(luò)。

1 多時(shí)鐘片上網(wǎng)絡(luò)架構(gòu)的分析

片上網(wǎng)絡(luò)結(jié)構(gòu)包含了拓?fù)浣Y(jié)構(gòu)、流量控制、路由、緩沖以及仲裁。選擇合適網(wǎng)絡(luò)架構(gòu)方面的元素，將對(duì)片上網(wǎng)絡(luò)的性能產(chǎn)生重大影響[2]。

（1）網(wǎng)絡(luò)拓?fù)洌涸谠O(shè)計(jì)中，選擇Mesh拓?fù)浣Y(jié)構(gòu)。Mesh結(jié)構(gòu)擁有最小的面積開銷以及低功耗的特點(diǎn)。此外，Mesh的線性區(qū)的節(jié)點(diǎn)數(shù)量規(guī)模大以及通道較寬。同時(shí)，Mesh也能很好地映射到FPGA下的底層路由結(jié)構(gòu)，降低了FPGA 邏輯擁塞和路由器的功耗。

（2）流控機(jī)制：虛擬直通和蟲洞技術(shù)（不像存儲(chǔ)轉(zhuǎn)發(fā)）有數(shù)據(jù)包的延時(shí)與路徑長(zhǎng)度成正比。然而，與復(fù)雜的蟲洞路由器相比， 虛擬直通的路由器更加適合于設(shè)計(jì)的實(shí)現(xiàn)。因此，選擇虛擬直通流量控制機(jī)制作為路由器的流量控制機(jī)制。相比較蟲洞機(jī)制，它能支持更高的吞吐量，在堵塞時(shí)能更有效地釋放緩存。此外，虛擬直通流量控制低延時(shí)的高信道利用率， 與此同時(shí)并不保留物理通道。

（3）路由算法：選擇XY算法作為設(shè)計(jì)所采用的路由算法。該算法中分組的路由只取決于源節(jié)點(diǎn)和目的節(jié)點(diǎn)的地址，而與網(wǎng)絡(luò)狀況無(wú)關(guān)。當(dāng)使用算法時(shí)首先在X維上進(jìn)行路由，當(dāng)?shù)竭_(dá)與目的節(jié)點(diǎn)同一列時(shí)，轉(zhuǎn)向在Y維上的路由，最后到達(dá)目的節(jié)點(diǎn)。該算法對(duì)硬件要求簡(jiǎn)單和實(shí)現(xiàn)容易， 在網(wǎng)絡(luò)流量不大時(shí)， 具有較小的時(shí)延，能夠有效避免死鎖和活鎖。

（4）仲裁機(jī)制：輸入端口分配是基于簡(jiǎn)單的Roundrobin[3]機(jī)制。上次接收或解決接收的端口會(huì)放在隊(duì)列的末端。切換時(shí)到下游的數(shù)據(jù)包。當(dāng)交換數(shù)據(jù)包時(shí)，F(xiàn)IFO的虛擬通道也遵循這種機(jī)制。

2 路由器微節(jié)點(diǎn)結(jié)構(gòu)的設(shè)計(jì)

多時(shí)鐘片上網(wǎng)絡(luò)的路由器由5個(gè)輸入端口、交叉點(diǎn)矩陣和中央的仲裁器三部分組成。除了頭譯碼邏輯，5個(gè)輸入端口都是相同的。由于設(shè)計(jì)中采取了虛擬通道流控機(jī)制（VCS），因此輸入端口就必須包含仲裁邏輯。與此同時(shí)， 輸入端口還應(yīng)包含輸入緩沖區(qū)來(lái)存儲(chǔ)輸入的數(shù)據(jù)包。

2.1 數(shù)據(jù)包

利用Xilinx block RAM， 設(shè)置深度為16的FIFO（先入先出隊(duì)列），數(shù)據(jù)包的大小能在24 位與128 位之間變化，每個(gè)數(shù)據(jù)包header（包頭）占用一個(gè)flit（數(shù)據(jù)片）。flit 的大小固定在8位。數(shù)據(jù)包頭包含路由目標(biāo)地址、flit的類型以及部分?jǐn)?shù)據(jù)包。設(shè)計(jì)中采用的虛擬直通流量控制需要1 位去指定數(shù)據(jù)片的類型。路由器支持可變化大小的數(shù)據(jù)包， 通過(guò)編碼將數(shù)據(jù)包的大小編譯為字段，作為bRAM所需要的部分，放在數(shù)據(jù)包頭部。每個(gè)IP核的網(wǎng)絡(luò)接口（NI）起到存儲(chǔ)在數(shù)據(jù)包頭部的信息的作用。當(dāng)需要更高粒度數(shù)據(jù)包時(shí)，部分?jǐn)?shù)據(jù)包的位數(shù)以及寬度將會(huì)相應(yīng)的增加。增加部分?jǐn)?shù)據(jù)包的位數(shù)的同時(shí)也提高了緩存的利用率。數(shù)據(jù)包首部保留的位數(shù)將用于實(shí)現(xiàn)基于優(yōu)先級(jí)的流量控制。

2.2 輸入端口

路由器有5個(gè)輸入端口， 通過(guò)端口分別與內(nèi)核及鄰近的路由器通信， 這5個(gè)端口按在方位可分為本地（L），北（N），東（E），南（S），西（W）。每個(gè)輸入端口可以支持虛擬通道多路復(fù)用，相關(guān)聯(lián)的仲裁器，以及頭譯碼邏輯，從而作出路由決定。如圖1，輸入端口的3 個(gè)主要組成部分分別是虛擬通道選擇器、FIFO bRAMs以及bRAM仲裁器。虛擬通道選擇器：決定輸入端緩存的使用空間的決定權(quán)在虛擬通道選擇器。當(dāng)數(shù)據(jù)包大小以編碼形式傳播時(shí)，虛擬通道選擇器接收數(shù)據(jù)包的首部。當(dāng)虛擬通道選擇器收到來(lái)自上游路由器或者來(lái)自自身核心的數(shù)據(jù)時(shí)， 虛擬通道選擇器就會(huì)拿數(shù)據(jù)包的大小跟虛擬通道目前可以容納數(shù)據(jù)包的大小進(jìn)行比較。

這么做的目的是為了能夠使輸入的數(shù)據(jù)能夠符合FIFO 中write_count的大小。如果有足夠的空間存在，則虛擬通道選擇器將同意輸入請(qǐng)求， 同時(shí)反饋信息。在此過(guò)程中，虛擬通道選擇器還設(shè)置了輸入端解復(fù)用器。解復(fù)用器的作用是使數(shù)據(jù)包從輸入通道傳輸?shù)秸_的復(fù)用器的輸入緩存中。FIFO bRAMs：在所設(shè)計(jì)的路由器中，緩沖區(qū)的深度將參數(shù)化，在試驗(yàn)時(shí)同時(shí)將其深度設(shè)置為16 。這些緩存區(qū)將被作為bRAM FIFO的存儲(chǔ)器，同時(shí)起到以下作用：

（1）緩沖部分或者全部到來(lái)的數(shù)據(jù)包，以及當(dāng)下游開關(guān)可以用時(shí)，傳送頭部及緊跟的flit。
（2）劃分路由器核心以及路由器的頻率，從而支持一個(gè)多時(shí)鐘的網(wǎng)絡(luò)設(shè)計(jì)。
（3）通過(guò)仲裁器監(jiān)察write_count 端口的信息，來(lái)實(shí)現(xiàn)支持可變化大小的數(shù)據(jù)包。在緩沖區(qū)有單獨(dú)時(shí)鐘域的情況時(shí)， 就需要一種有效的方式實(shí)施完整的或者空的邏輯。通過(guò)以下方式使控制信號(hào)同步：

（1）發(fā)送數(shù)據(jù)包粒度作為一小部分FIFO 的空間。
（2） 在一個(gè)時(shí)鐘周期內(nèi)， 一個(gè)連接終止之前設(shè)置flit的尾部位。在所使用的FPGA 設(shè)計(jì)中，由于支持FIFO的最小深度是16， 所以它適合于在虛擬直通中緩沖整個(gè)數(shù)據(jù)包。write_count的空和滿狀態(tài)信號(hào)將集成在FIFO中。在一個(gè)多數(shù)據(jù)包的緩沖區(qū)中加大存儲(chǔ)flit的能力，將有助于提高FIFO的利用率。此外，獲得網(wǎng)絡(luò)的吞吐量的增益，是由于上游連續(xù)包釋放緩沖區(qū)所促成的。

圖1 輸入端口設(shè)計(jì)圖

bRAM仲裁器： 輸入端口還包含了控制邏輯作出的仲裁決定。當(dāng)選擇一個(gè)非空的bRAM時(shí)， 簡(jiǎn)單的Round-robin的方式仲裁算法將會(huì)啟用。當(dāng)選擇bRAM時(shí)，F(xiàn)SM將會(huì)送出頭部flit，解碼出它的目的地址，并發(fā)送相應(yīng)的要求。在所設(shè)計(jì)的路由器中采用XY路由算法將大大簡(jiǎn)化了解碼器的邏輯結(jié)構(gòu)。根據(jù)XY路由算法的通行路徑許可，即將釋放的請(qǐng)求線將會(huì)減少。

頭譯碼器：在XY路由算法中，頭數(shù)據(jù)片一開始往X軸方向走，當(dāng)?shù)竭_(dá)X軸所在的目標(biāo)地址時(shí)，就會(huì)往Y方向走。所有緊隨著的數(shù)據(jù)片將以流水線的方式跟著頭數(shù)據(jù)片移動(dòng)。這種簡(jiǎn)便的XY路由算法適用于減化頭解碼器、交叉點(diǎn)矩陣以及中央仲裁器的邏輯結(jié)構(gòu)。以上簡(jiǎn)化得邏輯結(jié)構(gòu)將使FPGA的芯片數(shù)顯著減少。

2.3 交叉點(diǎn)矩陣

設(shè)計(jì)一個(gè)多路交叉點(diǎn)矩陣， 目的是為了減少面積的使用。而另一種設(shè)計(jì)是支持復(fù)分解虛擬通道的交叉點(diǎn)連接。后一種方法，產(chǎn)生高網(wǎng)絡(luò)吞吐量，但要增加一個(gè)重要的復(fù)雜性開關(guān)。交叉點(diǎn)支持并行連接，以及被用于通過(guò)中央仲裁器支持多個(gè)信號(hào)同時(shí)請(qǐng)求。并非所有的交叉點(diǎn)連接都是使用XY 路由算法。經(jīng)過(guò)邏輯優(yōu)化，如圖2所示設(shè)計(jì)中實(shí)施簡(jiǎn)單的4 和2 輸入多路復(fù)用器開關(guān)（分別是L、N、S、E 以及W 端口）。上述優(yōu)化方案減少了交叉點(diǎn)面積，使其使用的切片只有32 片。因此，達(dá)到路由器面積顯著減小的目的。

圖2 交叉點(diǎn)矩陣

輸入端口的分配方式將采用簡(jiǎn)單的Round-robin仲裁機(jī)制。對(duì)上一次接收過(guò)的或沒(méi)有用到的端口將給予最低優(yōu)先級(jí)，并排在隊(duì)列的最末端。將通過(guò)以下的方式提高路由器的性能：

（1）降低中央仲裁器的邏輯復(fù)雜度；
（2）盡量集中仲裁器，以減少req/grant 信號(hào)的數(shù)量。

在設(shè)計(jì)中減少邏輯復(fù)雜度以及布線， 從而減少數(shù)據(jù)堵塞，達(dá)到提高性能以及減低功耗的效果。

3 性能分析

利用Virtex-4系列中XC4VLX100-11[4]設(shè)備進(jìn)行設(shè)計(jì)， 利用Xilinx ISE 8.2i 進(jìn)行綜合布局布線。使用ModelSim 6.1c[5]驗(yàn)證所設(shè)計(jì)的功能。設(shè)置了單一時(shí)鐘和多時(shí)鐘進(jìn)行了模擬，分析多時(shí)鐘片上網(wǎng)絡(luò)的性能。由于路由器是直接連接到內(nèi)核， 所以沒(méi)必要考慮片與片之間的延時(shí)而去估計(jì)最高的頻率。所設(shè)計(jì)是由一個(gè)路由功能模塊（RFM）執(zhí)行[6]，用以準(zhǔn)確地估計(jì)工作頻率，基本路由器的單機(jī)版工作頻率可到達(dá)357MHz。因此8bits 通道的路由器的吞吐量最高可達(dá)2.85Gbits/s。在所設(shè)計(jì)的路由器中， 頭數(shù)據(jù)片前進(jìn)到下一個(gè)節(jié)點(diǎn)，而剩下的數(shù)據(jù)片以流水線方式流通。在計(jì)劃中，網(wǎng)
絡(luò)延時(shí)僅僅與路徑長(zhǎng)度H（跳躍點(diǎn)數(shù)量）有關(guān)。在信道爭(zhēng)用的情況下，網(wǎng)絡(luò)延時(shí)L 可以用以下方式計(jì)算：

L = 7×H + B/w （1）

公式（1）中，B是數(shù)據(jù)包的字節(jié)數(shù)，w是每個(gè)時(shí)鐘周期轉(zhuǎn)換的字節(jié)數(shù)。參數(shù)7是在多時(shí)鐘片上網(wǎng)絡(luò)路由器中安裝在每個(gè)路由器跳延遲支付。這個(gè)延時(shí)是因?yàn)榛跀?shù)據(jù)包中的頭數(shù)據(jù)片的解碼和仲裁執(zhí)行所導(dǎo)致的。

為了評(píng)估所設(shè)計(jì)的多時(shí)鐘架構(gòu)的性能， 將利用所設(shè)計(jì)的路由器的VHDL模型，模擬一個(gè)3×3Mesh結(jié)構(gòu)，在本身頻率下執(zhí)行包裝產(chǎn)生的數(shù)據(jù)包。路由器的頻率值會(huì)在拓?fù)浣Y(jié)構(gòu)合成，布局和布線階段完成之后得出。對(duì)于不同的配置（資源的可用性、跨路由器的距離、bRAM/dRAM FIFO 的版本），路由器的頻率可以降低高達(dá)18％[6]。圖3顯示了單一時(shí)鐘與多時(shí)鐘，在延時(shí)與注射速率關(guān)系中的曲線圖。在單一時(shí)鐘時(shí)，網(wǎng)絡(luò)的頻率為286MHz。而在多時(shí)鐘時(shí)， 頻率的范圍是從286MHz~357MHz。圖3中，X軸表示的注射率是在一個(gè)周期內(nèi)每個(gè)節(jié)點(diǎn)注入flit 的數(shù)量。Y軸曲線測(cè)量的是每個(gè)實(shí)例中數(shù)據(jù)包的平均延時(shí)。可以看出，所提出的多時(shí)鐘片上網(wǎng)絡(luò)相比單一時(shí)鐘片上網(wǎng)絡(luò)的性能顯著增加。

4 結(jié)語(yǔ)

本文介紹了一個(gè)基于FPGA 的高效率多時(shí)鐘的虛擬直通路由器，通過(guò)優(yōu)化中央仲裁器和交叉點(diǎn)矩陣，以爭(zhēng)取較小面積和更高的性能。同時(shí)，擴(kuò)展路由器運(yùn)作在獨(dú)立頻率的多時(shí)鐘NoC 架構(gòu)中，并在一個(gè)3×3Mesh 的架構(gòu)下實(shí)驗(yàn)，分析其性能特點(diǎn)，比較得出多時(shí)鐘片上網(wǎng)絡(luò)具有更高的性能。

參考文獻(xiàn)

[1]Virtex 4 Platform FPGA Handbook, August 2006, Xilinx.
[2]Jose Duato，Sudhakar Yalamanchili，Lionel Ni. Intercormec -tion Networks：an Engineering Approach，Morgan Kaufmann,2003
[3]A.Jantsch,H.Tenhunen. Networks on Chip. Kluwer Academic
Publishers,2003
[4]Xilinx Inc.
[5]Mentor Graphics Inc.
[6]Prasun Bhattacharya. Comparison of Single-Port and Multi-Port NoCs with Contemporary Buses on FPGAs. Master's Thesis, University of Cincinnati, 2006