FPGA數(shù)字電子系統(tǒng)的設(shè)計(jì)方法

　　1.硬件單元電路設(shè)計(jì)

　　在進(jìn)行硬件單元電路設(shè)計(jì)時(shí)，必須明確對(duì)各單元電路的具體要求，詳細(xì)擬定出單元電路的性能指標(biāo)，認(rèn)真考慮各單元電路之間的相互聯(lián)系，注意前后級(jí)單元電路之間信號(hào)的傳遞方式和匹配，盡量少用或不用電平轉(zhuǎn)換之類(lèi)的接口電路，并考慮到使各單元電路的供電電源盡可能地統(tǒng)一，以便使整個(gè)電子系統(tǒng)簡(jiǎn)單可靠。另外，盡量選擇現(xiàn)有的、成熟的電路來(lái)實(shí)現(xiàn)單元電路的功能;有時(shí)找不到完全滿足要求的現(xiàn)成電路，可在與設(shè)計(jì)要求比較接近的電路的基礎(chǔ)上適當(dāng)改進(jìn)，或自己進(jìn)行創(chuàng)造性設(shè)計(jì)。為了使電子系統(tǒng)的體積小、可靠性高，單元電路盡可能用集成電路組成，如集成運(yùn)放、集成穩(wěn)壓器件、模擬開(kāi)關(guān)、頻壓變換等。

　　在進(jìn)行硬件單元電路設(shè)計(jì)參數(shù)計(jì)算時(shí)，應(yīng)根據(jù)單元電路的性能指標(biāo)要求決定單元電路元器件的參數(shù)。例如，根據(jù)電壓放大倍數(shù)的大小，可決定反饋電阻的取值;根據(jù)振蕩器要求的振蕩頻率，利用公式，可計(jì)算出決定振蕩頻率的電阻和電容值等。但一般滿足電路性能指標(biāo)要求的理論參數(shù)值不是唯一的，設(shè)計(jì)者應(yīng)根據(jù)元器件性能、價(jià)格、體積、通用性和貨源等方面靈活選擇。計(jì)算單元電路參數(shù)時(shí)應(yīng)注意以下幾點(diǎn)：

　?。?）在計(jì)算元器件工作電流、電壓和功率等參數(shù)時(shí)，應(yīng)考慮工作條件最為不利的情況，并留有適當(dāng)?shù)挠嗔俊?/p>

　?。?）對(duì)于元器件的極限參數(shù)必須留有足夠的余量，一般取1.5~2倍的額定值。

　?。?）對(duì)于電阻、電容參數(shù)的取值，應(yīng)選計(jì)算值附近的標(biāo)稱(chēng)值。電阻值一般在1MΩ內(nèi)選擇;非電解電容一般在100pF~0.47F選擇;電解電容一般在1~2000μF范圍內(nèi)選用。

　?。?）在保證電路達(dá)到功能指標(biāo)要求的前提下，盡量減少元器件的品種、價(jià)格、體積等。

　　2.軟件設(shè)計(jì)

　　為了滿足電子系統(tǒng)的系統(tǒng)功能、技術(shù)指標(biāo)的要求，軟件設(shè)計(jì)首先要完成功能模塊的設(shè)計(jì)，如鍵盤(pán)、數(shù)碼顯示、A/D、D/A轉(zhuǎn)換等功能模塊。功能模塊設(shè)計(jì)好以后可以反復(fù)使用，使設(shè)計(jì)更加快捷和方便。用VHDL語(yǔ)言編寫(xiě)功能模塊，用圖形輸入的方法將各個(gè)功能模塊連接起來(lái)，將其下載到FPGA芯片上，然后把FPGA芯片和硬件電路連接起來(lái)，就構(gòu)成整個(gè)具有一定功能和技術(shù)指標(biāo)的FPGA電子系統(tǒng)。

　　3.元器件的選擇

　　電子系統(tǒng)的設(shè)計(jì)就是選擇最合適的元器件，并把它們有機(jī)地組合起來(lái)。在確定電子元件時(shí)，應(yīng)根據(jù)電路處理信號(hào)的頻率范圍、環(huán)境溫度、空間大小、成本高低等諸多因素全面考慮。具體表現(xiàn)為：

　?。?）一般優(yōu)先選擇集成電路。由于集成電路體積小、功能強(qiáng)，可使電子系統(tǒng)可靠性增強(qiáng)，安裝調(diào)試方便，大大簡(jiǎn)化電子系統(tǒng)的設(shè)計(jì)。如隨著模擬集成技術(shù)的不斷發(fā)展，適用于各種場(chǎng)合的集成運(yùn)算放大器層出不窮，只要外加極少量的元器件，利用運(yùn)算放大器就可構(gòu)成性能良好的放大器。同樣地，目前設(shè)計(jì)直流穩(wěn)壓電源時(shí)，已很少采用分立元器件進(jìn)行設(shè)計(jì)了，取而代之的是性能更穩(wěn)定、工作更可靠、成本更低的集成穩(wěn)壓器。

　?。?）電阻器和電容器是兩種最常見(jiàn)的元器件，它們的種類(lèi)很多，性能相差也很大，應(yīng)用的場(chǎng)合也不同。因此，對(duì)于設(shè)計(jì)者來(lái)說(shuō)，應(yīng)熟悉各種電阻器和電容器的主要性能指標(biāo)和特點(diǎn)，以便根據(jù)電路要求，對(duì)元件做出正確的選擇。

　?。?）分立半導(dǎo)體元件的選擇。首先要熟悉它們的性能，掌握它們的應(yīng)用范圍;根據(jù)電路的功能要求和元器件在電路中的工作條件，如通過(guò)的最大電流、最大反向工作電壓、最高工作頻率、最大消耗的功率等，確定元器件型號(hào)。

　　4.計(jì)算機(jī)模擬仿真

　　隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展，電子系統(tǒng)的設(shè)計(jì)方法發(fā)生了很大變化。目前，EDA（ElectronicDesignAutomation，電子設(shè)計(jì)自動(dòng)化）技術(shù)已成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的必要手段。在計(jì)算機(jī)平臺(tái)上，利用EDA軟件，可對(duì)各種電子電路進(jìn)行調(diào)試、測(cè)量、修改，這樣大大提高了電子設(shè)計(jì)的效果和精確度，同時(shí)節(jié)約了設(shè)計(jì)費(fèi)用。

　　5.實(shí)驗(yàn)調(diào)試

　　電子系統(tǒng)設(shè)計(jì)要考慮的因素和問(wèn)題很多，由于電路在計(jì)算機(jī)上進(jìn)行模擬時(shí)所采用的元器件參數(shù)和模型與實(shí)際器件有差別，所以對(duì)經(jīng)計(jì)算機(jī)仿真過(guò)的電路，還要進(jìn)行實(shí)際實(shí)驗(yàn)。通過(guò)實(shí)驗(yàn)可以發(fā)現(xiàn)問(wèn)題、解決問(wèn)題。若性能指標(biāo)達(dá)不到要求，應(yīng)深入分析問(wèn)題出在哪些單元電路或軟件設(shè)計(jì)的模塊上，再對(duì)它們重新設(shè)計(jì)和選擇，直到完全達(dá)到性能指標(biāo)為止。

　　6.繪總體電路圖

　　總體電路圖是在總框圖、單元電路設(shè)計(jì)、軟件設(shè)計(jì)、參數(shù)計(jì)算和元器件選擇的基礎(chǔ)上繪制的，它是組裝、調(diào)試、印刷電路板設(shè)計(jì)和維修的依據(jù)。目前繪電路圖一般是利用繪圖軟件在計(jì)算機(jī)上完成。繪制電路圖時(shí)主要注意以下幾點(diǎn)：

　?。?）總體電路圖盡可能畫(huà)在同一張圖上;注意信號(hào)的流向，一般從輸入端畫(huà)起，由左向右或由上至下按信號(hào)的流向依次畫(huà)出各單元電路;對(duì)于電路圖比較復(fù)雜的，應(yīng)將主電路圖畫(huà)在一張或數(shù)張圖紙上，并在各圖所有端口兩端標(biāo)注上標(biāo)號(hào)，依次說(shuō)明各圖紙之間的連線關(guān)系。

　?。?）注意總體電路圖的緊湊和協(xié)調(diào)，要求布局合理、排列均勻。圖中元器件的符號(hào)應(yīng)標(biāo)準(zhǔn)化，元件符號(hào)旁邊應(yīng)標(biāo)出型號(hào)和參數(shù)。集成電路通常用方框表示，在方框內(nèi)標(biāo)出它的型號(hào)，在方框的兩側(cè)標(biāo)出每根連線的功能和引腳號(hào)。

　?。?）連線一般畫(huà)成水平線或垂直線，并盡可能減少交叉和拐彎。對(duì)于相互交叉的線，應(yīng)在交叉處用圓點(diǎn)標(biāo)出。對(duì)于連接電源負(fù)極的連線，一般用接地符號(hào)表示;對(duì)于連接電源正極的連線，僅需標(biāo)出電壓值。