閑話Zynq UltraScale+ MPSoC（連載2）

作者：Hello，Panda
Zynq UltraScale+ MPSoC架構(gòu)
Xilinx新一代Zynq針對(duì)控制、圖像和網(wǎng)絡(luò)應(yīng)用推出了差異化的產(chǎn)品系，這在Xilinx早期的宣傳和現(xiàn)在已經(jīng)發(fā)布的文檔里已經(jīng)說(shuō)得很清楚了。她的產(chǎn)品系如圖2所示。

圖2 產(chǎn)品表
從圖2看到，這個(gè)系列的Zynq算是8核（或9核）異構(gòu)產(chǎn)品：四核的ARM-CortexA53 CPU、雙核的Cortex-R5 RPU、Mali-400 GPU（一個(gè)Geometry核，兩個(gè)像素核）、PL邏輯以及視頻編解碼器Codec核。
在表2中，ZU2E、ZU3E為針對(duì)控制類應(yīng)用，邏輯和Block RAM資源較少，沒有Video Codec和高速收發(fā)器。ZU4E、ZU2E和ZU7E針對(duì)視頻類應(yīng)用，有內(nèi)部的UltraRAM資源、Video Codec和GTH高速收發(fā)器。其他型號(hào)針對(duì)網(wǎng)絡(luò)應(yīng)用，除了Video Code沒有外，其它高大上的東西都有，比如更高速的收發(fā)器GTY，還有150G Interlaken和100G Ethernet MAC/PCS/RS-FEC等。
熊貓君是做圖像的，下面的描述都是針對(duì)圖像版的Zynq UltraScale+而言的。
因?yàn)镻S部分的資源是固定的，大家都一樣，在后面一起說(shuō)就行。PL部分因?yàn)橛羞@三個(gè)東西，將使設(shè)計(jì)如虎添翼：
a)大量的Block RAM和Ultra RAM資源，小20Mb的內(nèi)部RAM資源，對(duì)分塊處理圖像，那應(yīng)該會(huì)帶來(lái)不少的便捷；
b)Video Code：這個(gè)東西是集成在PL側(cè)的硬核，有了它，圖像壓縮和解壓縮都不用愁了；
c)GTH：PL端集成的GTH收發(fā)器，對(duì)SDI、DP等圖像接口接入那是十分的方便，當(dāng)然也可以做PCIe咯。
不多說(shuō)了，熊貓君從Xilinx官方文檔UG1085上截一個(gè)圖來(lái)表示這個(gè)高大上通用SoC的系統(tǒng)級(jí)架構(gòu)，也就是下面的圖3啦。

圖3 Zynq UltraScale+ MPSoC系統(tǒng)架構(gòu)圖
當(dāng)初剛看到這個(gè)架構(gòu)的時(shí)候，可高興壞熊貓寶寶了，一連吃了好幾框竹筍才勉強(qiáng)壓了驚。冷靜之余，還讓熊貓君慢慢道來(lái)。
什么16nm級(jí)工藝的先進(jìn)性啊什么什么各種先進(jìn)技術(shù)的應(yīng)用之類的咱不聊，那是Xilinx的事兒，咱就重點(diǎn)閑掰扯一下這貨怎么用。目前熊貓君打算就以下幾個(gè)方面入手：
（1）關(guān)于硬件設(shè)計(jì)的：
a) 電源系統(tǒng)和上電時(shí)序；
b) 啟動(dòng)加載；
c) IO資源；
d) 系統(tǒng)整體性能匯總（根據(jù)Xilinx提供的官方資料整理）。
（2）內(nèi)部互聯(lián)結(jié)構(gòu)
可不要小看了這一部分，這是SoC的核心內(nèi)容，所以單獨(dú)拿出來(lái)。
（3）關(guān)于軟件設(shè)計(jì)的
好吧，熊貓君也沒有拿到試用版的開發(fā)套件，只能根據(jù)自己的認(rèn)識(shí)+官方文檔聊聊了。

附件大小
ok-chan_pin_biao_.jpg   61.32 KB  
ok-xin_pian_xi_tong_tu_.jpg   67.76 KB