- 菜鳥的武器（ISE開發(fā)使用）

generate Programming file 這是生成運行文件。可以直接雙擊這一步，這樣上面介紹的都會自動運行，也可以一步一步的雙擊運行。在FPGA開發(fā)中。這些過程完成后，生成的是。bit文件。在CPLD開發(fā)中這步

生成的是。jed文件。所以在進行CPLD開發(fā)的菜鳥們就不要苦苦的尋求。bit文件啦。configure target device 點開可以看到下載項，把寫好的邏輯下載到FPGA中。analyze design using chipscop是運行

chipscop進行邏輯分析。小伙伴們可以現(xiàn)查有關的知識，也可以等我寫有關chipscop的武器教程。

跑到圖片下面來，不要跟丟哦。console 在你進行編譯等過程中進展情況的顯示，如果你有兩個屏幕，這個最好放大放在一個屏幕上，所有的錯誤信息和警告全靠他了。

errors，和warnings這個就不用說了吧。如果你的代碼出現(xiàn)錯誤，一定要在console窗口下反復看錯誤提示和警告提示。英語差的小伙伴多努力喲。后續(xù)有時間會介紹錯誤與解決辦法的集錦。

上面圖片上的代碼是我隨便寫的，不要深究呀。

8，仿真操作。

代碼寫好后可以進行仿真，仿真的工具也有很多。這里簡單介紹一下ise內(nèi)置的。點擊simulation，進到這個窗口，右鍵你的代碼文件，ise14，新建。我去又是這個界面。選verilog test fixture。

設置個名字就行了。如果用VHDL。無比聰明的你還需要我告訴你選VHDL test 。。。嗎。一般情況下，你的代碼量不是很大，測試文件會自動的完整的生成。如果代碼量很大，這里只會生成一個簡單的框架。

不用怕同志們，對于菜鳥一時半會遇不到這個問題。

9. 武器總結。

有關代碼書寫，仿真代碼的設計，其他工具的使用，以后會一一介紹。在此期間希望同為菜鳥的小伙伴們，多多動腦，自己思考。FPGA成神之路中，學會思考是必須必須具備的哦。

武器使用心得可以交流哦。