基于FPGA的常見開放式測試應(yīng)用

現(xiàn)在的大多數(shù)儀器通過將封閉式FPGA與固定固件相結(jié)合來實現(xiàn)儀器的各種功能。如果您看過一個拆解后的示波器，您可能已經(jīng)看過里面的FPGA。 FPGA提高了測試儀器的處理能力，而且如果您會使用儀器中的開放式FPGA，就可以自己編寫儀器的測試功能。

儀器廠商早就認(rèn)識到FPGA的優(yōu)勢，而且也利用其獨特的處理能力來實現(xiàn)儀器的各種特性：

* 在示波器上進(jìn)行預(yù)觸發(fā)采集

* 在矢量信號分析儀上通過信號處理生成I和Q數(shù)據(jù)

* 實時實現(xiàn)模式生成和高速數(shù)字儀器的向量比較

測試設(shè)備制造商正在致力于幫助用戶更好地利用FPGA，以針對更多的特定應(yīng)用進(jìn)行優(yōu)化。為了幫助您理解這一轉(zhuǎn)變的好處，以下幾點是FPGA特別適用于測試應(yīng)用的關(guān)鍵屬性：

* 確定實時的處理

* 真正的并行執(zhí)行

* 可重配置

* 低延遲

再進(jìn)一步思考一下，您可以利用開放式FPGA來實現(xiàn)以前無法實現(xiàn)的哪些功能呢？為了說明這些可能性，以下介紹了一些利用開放式FPGA的常見測試應(yīng)用。

加速測試系統(tǒng)

在高產(chǎn)量生產(chǎn)線的末端生產(chǎn)測試中，測試時間分秒必爭。當(dāng)生產(chǎn)線的測試速率與生產(chǎn)速率相匹配時，生產(chǎn)效率達(dá)到最大。如果無法實現(xiàn)這一匹配，則必須采用創(chuàng)新的技術(shù)來縮短測試時間。傳統(tǒng)的方法通過以太網(wǎng)、USB或GPIB將獨立的臺式儀器連接到PC主機(jī)上。由于待測設(shè)備通過不同的數(shù)據(jù)總線分別進(jìn)行控制、測量和處理，因而所需要的測試時間相對較長。另一種方法是使用開放式FPGA來加速該過程，如圖1所示。

圖1：在測試儀器中，開放式FPGA可實現(xiàn)觸發(fā)和后處理等功能。

FPGA沒有利用外部通信總線，而是使用PXIe等高速總線來連接儀器，并通過其配置端口(如I2C、SPI或其他控制總線)連接到待測設(shè)備。在此類應(yīng)用中，F(xiàn)PGA可控制DUT(待測設(shè)備)、觸發(fā)其他儀器開始采集采樣數(shù)據(jù)，甚至對這些采樣數(shù)據(jù)進(jìn)行處理，將其轉(zhuǎn)換成對主機(jī)有意義的結(jié)果。

低延遲是能夠加快此類應(yīng)用運行速度的一個關(guān)鍵因素。FPGA本身并不具有操作系統(tǒng)，它是在具有高速時鐘速率的硬件上實現(xiàn)所有邏輯。這意味著一個響應(yīng)可能需要一個時鐘周期來進(jìn)行采集、一個時鐘周期來進(jìn)行處理以及一個時鐘周期來做出響應(yīng)。如果時鐘速率為200MHz(時鐘周期為4ns)，則一個完整的響應(yīng)需要12ns。由于FPGA的確定性特性，這種響應(yīng)并不是一次性的，而是每一次都是12ns。因此，F(xiàn)PGA就可以省去與主機(jī)相關(guān)的延遲，而且可以最小化基于主機(jī)的處理的非確定性延遲。

協(xié)議感知

今天，并不是所有的數(shù)字和MEMS器件可以針對已知的結(jié)果向量進(jìn)行測試。例如，給PDM(脈沖密度麥克風(fēng))一個激勵信號，由于PDM的模擬特性，每次測試得到的比特流都會不一樣。為了獲得此類待測設(shè)備相關(guān)的有意義結(jié)果，首先需要根據(jù)相應(yīng)協(xié)議解碼數(shù)字流，之后再比較結(jié)果。使用開放式FPGA，您可以對測試系統(tǒng)進(jìn)行配置，在FPGA上執(zhí)行PDM協(xié)議，而不是將其傳輸?shù)?a target="_blank">CPU上進(jìn)行解讀。從更寬泛的角度來說，您今天可以對FPGA進(jìn)行配置來執(zhí)行PDM協(xié)議，明天也可對同一個FPGA進(jìn)行重新配置來執(zhí)行其他協(xié)議，以測試數(shù)字溫度傳感器、加速度計、或MEMS器件。

在圖2中，協(xié)議并不是在CPU上執(zhí)行，而是在FPGA上。正因為如此，該測試系統(tǒng)可以支持快速握手腳本，適應(yīng)精確等待周期等協(xié)議行為，并根據(jù)該通信做出決策。這種方法不僅可以讓您接收來自DUT的更高層數(shù)據(jù)，如PDM麥克風(fēng)解碼后的模擬數(shù)據(jù)，而且也可以讓您使用更高級別的命令來編寫測試腳本。

圖2. FPGA可用于處理協(xié)議，使其感知總線所使用的協(xié)議

閉環(huán)測試：功率放大器

在無線通信系統(tǒng)中，功率放大器集成電路可在將信號發(fā)送至天線之前增加信號的強(qiáng)度。功率放大器通常在一個特定的輸出功率下具有特定的性能。因此，當(dāng)功率放大器在特定輸出功率電平下運行時，有必要對功率放大器進(jìn)行測試。但是，我們通常只是粗略地知道放大器的增益（例如±3分貝），而且放大器的增益在設(shè)備運行范圍內(nèi)是非線性的。越接近最大輸出功率，增益越低。因此，在進(jìn)行任何性能測量之前必須“調(diào)整”放大器的輸出。輸出調(diào)整通常稱為功率調(diào)整或功率伺服。其基本原理是，調(diào)整放大器的輸入功率直至測量得到正確的輸出功率。