TMS320DM8147 達芬奇數(shù)字媒體處理器

TMS320DM814xDaVinci? 視頻處理器是一款高度集成的、可編程平臺，此平臺借助 TI 的DaVinci? 處理器技術(shù)優(yōu)勢來滿足下列應用：HD 視頻會議 - Skype 端點、視頻監(jiān)控 DVR，IP 網(wǎng)絡攝像頭、數(shù)字標牌、媒體播放器/適配器、移動醫(yī)療成像、網(wǎng)絡投影儀、和家用音頻/視頻設備只是其中很少的一部分應用。

憑借全集成化混合處理器解決方案所具有的極大靈活性，該器件使得原始設備制造商 (OEM) 和原始設計制造商 (ODM) 能夠?qū)碛蟹€(wěn)健的操作系統(tǒng)支持、豐富的用戶界面以及高處理性能的設備迅速投放市場。 此器件還將可編程視頻和音頻處理與一個高度集成的外設集組合在一起。

TMS320DM814x DaVinci? 視頻處理器還使 OEM 和 ODM 擁有了新的處理器可擴縮性及軟件重用性水平。 在一個設計中使用 AM387x 處理器且發(fā)現(xiàn)有機會制造具有添加特性的類似產(chǎn)品的 OEM 和 ODM 可擴展升級至德州儀器 (TI) 生產(chǎn)的引腳兼容且軟件兼容的 TMS320DM814x 處理器。 TMS320DM814x DaVinci? 視頻處理器在 AM38x 的硬件上添加了一個強大的 C674x? DSP 內(nèi)核以及一個視頻編碼器/解碼器。 此外，使用 AM387x 或者 DM814x 處理器且需要更快 ARM 和/或者 DSP 內(nèi)核性能的 OEM 或者 ODM 可擴展升級到具有的更高內(nèi)核速度且軟件兼容的 AM389x，TMS320C6A816x，或者 TMS320DM816x 器件。

可編程性由一個具有Neon? 擴展的 ARM Cortex?-A8 RISC CPU ，TI C674x VLIW 浮點 DSP 內(nèi)核，和高清視頻/成像協(xié)處理器提供。 ARM 使得開發(fā)人員能夠?qū)⒖刂乒δ芘c在 DSP 和協(xié)處理器上進行編程的 A/V 算法分離開來，從而降低了系統(tǒng)軟件的復雜程度。 帶有 Neon? 浮點擴展的 ARM Cortex?-A8 32 位 RISC 內(nèi)核包括：32K 字節(jié) (KB) 的指令高速緩存；32KB 數(shù)據(jù)高速緩存；512KB L2 高速緩存；48KB 啟動 ROM；和 64KB RAM。

豐富的外設集提供了控制外圍設備以及與外部處理器進行通信的功能。 如需了解每個外設的詳細信息，請參見本文件中的有關(guān)章節(jié)以及相關(guān)聯(lián)的外設參考指南。 外設集包括：HD 視頻處理子系統(tǒng)；雙端口千兆比特以太網(wǎng) MAC (10/100/1000 Mbps) [以太網(wǎng)開關(guān)]，帶有支持 IEEE-1588 時間標記和工業(yè)以太網(wǎng)協(xié)議的MII/RMII/GMII/RGMII 和 MDIO 接口；兩個具有集成 2.0 PHY 的 USB 端口；PCIe x1 GEN2 兼容接口；兩個十路串化器 McASP 音頻串行接口（帶有 DIT 模式）；四個四路串化器 McASP 音頻串行端口 (帶有 DIT 模式)；一個 McBSP 多通道經(jīng)緩沖串行端口；六個支持 IrDA 和 CIR 的 UART；四個 SPI 串行接口；三個 MMC/SD/SDIO 串行接口；四個 I2C 主/從接口；一個并行攝像機接口 (CAM)；高達 128 個通用 IO (GPIO)；八個 32 位通用定時器；系統(tǒng)安全裝置定時器；雙 DDR2/DDR3 SDRAM 接口；靈活的 8/16 位異步內(nèi)存接口；兩個控制器局域網(wǎng) (DCAN) 模塊；一個自旋鎖；郵箱；和串行硬盤驅(qū)動接口 (SATA 300)。

TMS320DM814x DaVinci? 視頻處理器還包括一個高清視頻/成像協(xié)處理器 2 (HDVICP2)，和一個 SGX530 3D 圖形引擎以分擔 DSP 內(nèi)核上很多的視頻和成像處理任務，這使得更多的 DSP MIPS 可用于普通視頻和成像算法。 此外，它還擁有一整套用于 ARM 及 DSP 的開發(fā)工具。這些開發(fā)工具包括 C 語言編譯器、用于簡化程序設計和調(diào)度的 DSP 匯編優(yōu)化器以及旨在將可視性引入源代碼執(zhí)行的 Microsoft? Windows? 調(diào)試程序界面。

C674x DSP 內(nèi)核是一款 TMS320C6000? DSP 平臺內(nèi)的高性能浮點 DSP 產(chǎn)品，它與前一代 C64x 定點和 C67x 浮點 DSP 產(chǎn)品代碼兼容。 C674x 浮點 DSP 處理器使用帶有 EDC 的 32KB L1 程序內(nèi)存和 32KB 的 L1 數(shù)據(jù)內(nèi)存。 多達 32KB 的 L1P 可被配置為程序高速緩存。 剩余的是不可高速緩存的無等待狀態(tài)程序內(nèi)存。 多達 32KB 的 L1D 可被配置為數(shù)據(jù)高速緩存。 剩余的是不可高速緩存的無等待狀態(tài)數(shù)據(jù)內(nèi)存。 DSP 具有帶 ECC 的 256KB L2 RAM，它可被定義為 SRAM、L2 高速緩存或此二者的某種組合。 所有的 C674x L3 及片外存儲器存取均通過一個 MMU 來選定路由。