AD6655 中頻分集接收機

數(shù)據(jù)： AD6655產(chǎn)品技術(shù)英文資料手冊

優(yōu)勢和特點

信噪比(SNR)：74.5 dBc（75.5 dBFS、32.7 MHz帶寬、70 MHz、150 MSPS時）
無雜散動態(tài)范圍(SFDR)：80 dBc（至70 MHz、150 MSPS）
1.8 V模擬電源供電
1.8 V至3.3 V CMOS輸出電源或1.8 V LVDS輸出電源
1至8整數(shù)輸入時鐘分頻器
集成雙通道ADC
- 采樣速率高達(dá)150 MSPS
- 中頻采樣頻率達(dá)450 MHz
- ADC內(nèi)部基準(zhǔn)電壓源
- 集成ADC采樣保持輸入
- 靈活的模擬輸入范圍：1 V p-p至2 V p-p
- ADC時鐘占空比穩(wěn)定器
- 95 dB通道隔離/串?dāng)_
集成寬帶數(shù)字下變頻器(DDC)
- 32位復(fù)數(shù)數(shù)控振蕩器(NCO)
- 抽取半帶濾波器與FIR濾波器
- 支持實數(shù)和復(fù)數(shù)輸出模式
快速啟動/閾值檢測位
復(fù)合信號監(jiān)控
節(jié)能的節(jié)電模式

產(chǎn)品詳情

AD6655是一款混合信號中頻接收器，內(nèi)置雙通道、14位、80 MSPS/105 MSPS/125 MSPS/150 MSPS ADC和一個寬帶數(shù)字下變頻器(DDC)。旨在為低成本、小尺寸、多功能通信應(yīng)用提供解決方案。

這款雙通道ADC內(nèi)核采用多級、差分流水線架構(gòu)，并集成了輸出糾錯邏輯。每個ADC均具有寬帶寬、差分采樣保持模擬輸入放大器，支持用戶可選的各種輸入范圍。集成基準(zhǔn)電壓源可簡化設(shè)計。占空比穩(wěn)定器可用來補償ADC時鐘占空比的波動，使轉(zhuǎn)換器保持出色的性能。

ADC數(shù)據(jù)輸出端在內(nèi)部直接與接收機的數(shù)字下變頻器(DDC)相連，以便簡化布局并減小互連寄生效應(yīng)。數(shù)字接收機擁有兩個通道，具有靈活的處理能力。各接收通道均具有四個級聯(lián)信號處理級：32位頻率轉(zhuǎn)換器（數(shù)控振蕩器，NCO）、半帶抽取濾波器、定點FIR濾波器以及 f_ADC/8 固定頻率NCO。

除接收機DDC外，AD6655還具有多種功能，可簡化系統(tǒng)接收機中的自動增益控制(AGC)功能?？焖贆z測特性可以通過輸出四位輸入電平信息實現(xiàn)快速超量程檢測，并且延遲很短。

此外，利用ADC的4個快速檢測位，可編程閾值檢測器可以監(jiān)控傳入信號的功率，且延遲很短。如果輸入信號電平超過可編程閾值，粗調(diào)閾值上限指示器就會變?yōu)楦唠娖?。由于此閾值指示器的延遲很短，因此用戶可以迅速調(diào)低系統(tǒng)增益，從而避免發(fā)生超量程情況。

第二個與AGC相關(guān)的功能是信號監(jiān)控。該模塊允許用戶監(jiān)控輸入信號的復(fù)合幅度，這有助于設(shè)置增益，以優(yōu)化系統(tǒng)整體的動態(tài)范圍。

經(jīng)過數(shù)字處理之后，數(shù)據(jù)可以直接送至兩個外部14位輸出端口，這些輸出可以設(shè)置為1.8 V至3.3 V CMOS或1.8 V LVDS。另外，CMOS數(shù)據(jù)還可以僅利用端口A，通過交錯配置，以雙倍數(shù)據(jù)速率輸出。

AD6655接收器能夠?qū)軐挼闹蓄l頻譜進(jìn)行數(shù)字化處理。每個接收機均設(shè)計用來同時接收主通道和分集通道的信號。該IF采樣架構(gòu)與傳統(tǒng)的模擬技術(shù)或較低集成度的數(shù)字方法相比，能大幅度降低器件的成本和復(fù)雜度。

需要時，靈活的掉電選項可以明顯降低功耗。

設(shè)置與控制編程可以利用3位SPI兼容型串行接口來完成。

AD6655采用64引腳LFCSP封裝，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

產(chǎn)品聚焦