瑞納捷半導(dǎo)體基于SHA-256和AES算法各自的優(yōu)勢，推出自主算法RC4的加密芯片——RJGT103。RJGT103不采用公開標(biāo)準(zhǔn)算法，大大減少暴露和被分析的機(jī)會，128位密鑰存放于內(nèi)置的EEPROM保護(hù)單元中，可通過寄存器永久鎖定不可讀。RJGT103采用RSD單總線（1-Wire）與主控芯片通信，通信時序相比I2C和UART更隱秘，破解分析的難度更大。
一、RJGT103芯片特點
RJGT103在單個芯片內(nèi)集成了256B EEPROM存儲器、16Byte密鑰和8Byte的UID，硬件RC4加密引擎。
高性能RC4加密認(rèn)證算法。
總?cè)萘?56 Bytes的EEPROM，必須在RJGT103認(rèn)證主機(jī)通過后才能改寫。
具有比較輸出功能的16位單向加計數(shù)器，計數(shù)器的值大于等于比較輸出寄存器的值后，禁止認(rèn)證功能。
RSD單總線協(xié)議，標(biāo)準(zhǔn)速率20Kbps，帶字節(jié)奇校驗。
256Bytes EEPROM防復(fù)制存儲器。
16Byte密鑰，8Byte用戶ID（UID）。
低功耗模式電流低至300nA。
低電壓工作：2.2～3.6V。
工作溫度：-40℃～+85℃。
二、RJGT103的封裝
RJGT103有SOT23-3和SOP8兩種封裝規(guī)格。其中RJGT103T3與ATSHA204A-STUCZ-T引腳兼容。
三、RJGT103T3的應(yīng)用電路
RJGT103T3外部有電源腳VDD、GND腳和RSD總線引腳，與MCU電路的連接如下圖所示。VDD腳的電壓范圍2.2～3.6V，去耦電容選用1uF～4.7uF。RSD單總線引腳與MCU的GPIO連接，由于是雙向通信，MCU的GPIO必須外接上拉電阻，推薦選用2.2KΩ左右。
四、RJGT103的認(rèn)證原理
RJGT103與主機(jī)MCU之間的認(rèn)證原理如下圖所示。8字節(jié)的隨機(jī)數(shù)由RJGT103產(chǎn)生，它與密鑰、UID一起參與RC4運算，輸出動態(tài)的8字節(jié)消息認(rèn)證碼（MAC）。身份認(rèn)證的依據(jù)就是比對這8字節(jié)的MAC值是否一致。
