在便攜式應(yīng)用中利用零功耗CPLD來(lái)降低系統(tǒng)總成本

（文章來(lái)源：21ic）

可編程邏輯器件（PLD,Programmable Logic Device）的靈活性一直受到電子工程師的喜愛(ài)，但在各種移動(dòng)式消費(fèi)類電子產(chǎn)品市場(chǎng)仍然是ASIC芯片的天地。有幾個(gè)原因阻礙著CPLD器件進(jìn)入移動(dòng)設(shè)備市場(chǎng)，尤其是各種基于電池供電的手持設(shè)備。一是其高昂的價(jià)格，二是其巨大的功耗，還有一個(gè)因素是CPLD器件的工作頻率。同樣規(guī)模的CPLD和ASIC,CPLD的最大工作頻率往往低于專門設(shè)計(jì)的ASIC芯片。

基于這種情況美國(guó)萊迪思半導(dǎo)體有限公司推出了ispMACH4000Z系列器件。該器件突破了CPLD器件進(jìn)軍移動(dòng)式消費(fèi)類電子產(chǎn)品市場(chǎng)所遇到的價(jià)格和速度門檻。IspMACH4000Z（In-System Programmable Macro Array CMOS Hight-densigy）系列器件的推出標(biāo)志著萊迪思公司的第三代BFW（SuperBig,SuperFast,SuperWide）器件的面世。該系列器件的最高工作頻率可達(dá)400MHz,完全能滿足大部分當(dāng)代消費(fèi)類電子產(chǎn)品的高速應(yīng)用場(chǎng)合。

CPLD主要是由可編程邏輯宏單元（MC,Macro Cell）圍繞中心的可編程互連矩陣單元組成。其中MC結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。由于CPLD內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn)。

第一組應(yīng)用介紹了CPLD所勝任的功能。雖然這些功能不是專門針對(duì)降低功耗的，但是，利用低功耗CPLD來(lái)實(shí)現(xiàn)這些功能對(duì)功耗有積極的影響。例如，一個(gè)常見(jiàn)的CPLD功能是合并分立邏輯。這可以節(jié)省PCB空間，降低材料（BOM）成本，并減小總體功耗。下面討論一些常見(jiàn)的通用CPLD應(yīng)用。

I/O是 input/output的縮寫，即輸入輸出端口。每個(gè)設(shè)備都會(huì)有一個(gè)專用的I/O地址，用來(lái)處理自己的輸入輸出信息。CPU與外部設(shè)備、存儲(chǔ)器的連接和數(shù)據(jù)交換都需要通過(guò)接口設(shè)備來(lái)實(shí)現(xiàn)，前者被稱為I/O接口，而后者則被稱為存儲(chǔ)器接口。存儲(chǔ)器通常在CPU的同步控制下工作，接口電路比較簡(jiǎn)單；而I/O設(shè)備品種繁多，其相應(yīng)的接口電路也各不相同，因此，習(xí)慣上說(shuō)到接口只是指I/O接口。

雖然上述例子采用的是微控制器，但同樣也適用于采用ASSP和ASIC的情況。例如，很多設(shè)計(jì)人員發(fā)現(xiàn)用小規(guī)模ASIC通過(guò)串口來(lái)驅(qū)動(dòng)CPLD這種方案的成本要比具有相同I/O能力的大規(guī)模ASIC方案低得多。

過(guò)去，人們認(rèn)為“可編程邏輯”并不意味著“低功耗”。不過(guò)，零功耗CPLD的出現(xiàn)改變了這一觀點(diǎn)，這一技術(shù)使得低功耗電子產(chǎn)品設(shè)計(jì)人員能夠充分利用可編程邏輯的諸多優(yōu)勢(shì)?，F(xiàn)在，除了具備CPLD在一般應(yīng)用中已得到認(rèn)可的杰出性能外，零功耗CPLD還能夠降低便攜式產(chǎn)品的總功耗。

橋接（Bridging），是指依據(jù)OSI網(wǎng)絡(luò)模型的鏈路層的地址，對(duì)網(wǎng)絡(luò)數(shù)據(jù)包進(jìn)行轉(zhuǎn)發(fā)的過(guò)程。 是工作在osi的第二層的。一般的交換機(jī)，網(wǎng)橋就有橋接作用。就交換機(jī)來(lái)說(shuō)，本身有一個(gè)端口與mac的映射表，通過(guò)這些，隔離了沖突域（collision）。 簡(jiǎn)單的說(shuō)就是通過(guò)網(wǎng)橋可以把兩個(gè)不同的物理局域網(wǎng)連接起來(lái)，是一種在鏈路層實(shí)現(xiàn)局域網(wǎng)互連的存儲(chǔ)轉(zhuǎn)發(fā)設(shè)備。網(wǎng)橋從一個(gè)局域網(wǎng)接收MAC幀，拆封、校對(duì)、校驗(yàn)之后 ,按另一個(gè)局域網(wǎng)的格式重新組裝，發(fā)往它的物理層。

便攜式應(yīng)用設(shè)計(jì)人員經(jīng)常需要連接具有不同I/O接口的器件。這一功能被稱為橋接，因?yàn)镃PLD被用來(lái)構(gòu)成不同接口之間的“橋”。采用CPLD來(lái)橋接兩種不同的串口：I2C和SPI。該設(shè)計(jì)可以在Altera MAX IIZ EPM240Z CPLD中實(shí)現(xiàn)，使用約43％的可用邏輯和6個(gè)I/O引腳。

MAX IIZ CPLD是一種可實(shí)現(xiàn)超低待機(jī)功耗的零功耗CPLD。例如，EPM240Z器件在待機(jī)時(shí)僅消耗29μA電流。不過(guò)，為達(dá)到絕對(duì)最低功耗，理想的狀態(tài)是器件在不工作時(shí)不消耗能量。令人吃驚的是，這確實(shí)可以做到，因?yàn)榕c傳統(tǒng)的宏單元CPLD不同，MAX IIZ器件具有內(nèi)部振蕩器，可實(shí)現(xiàn)自動(dòng)關(guān)斷功能。

可以把很多系統(tǒng)功能從耗電的大型主系統(tǒng)處理器中卸載到節(jié)電的小型CPLD中。大量的系統(tǒng)“管理”功能必須周期性地完成。在下面的例子中，系統(tǒng)處理器可保持在節(jié)能模式，而低功耗MAX IIZ CPLD利用其內(nèi)部振蕩器來(lái)周期性地執(zhí)行任務(wù)。如果需要的話，MAX IIZ CPLD的內(nèi)部振蕩器可與外部振蕩器進(jìn)行校準(zhǔn)。校準(zhǔn)后，外部振蕩器關(guān)斷，以進(jìn)一步降低功耗。

監(jiān)控系統(tǒng)狀態(tài)：CPLD周期性地檢查系統(tǒng)狀態(tài)。如果一切正常，則繼續(xù)保持關(guān)斷，但如果出現(xiàn)問(wèn)題，則CPLD記錄下問(wèn)題并喚醒主處理器。驅(qū)動(dòng)藍(lán)牙LED：在很多便攜式應(yīng)用中，驅(qū)動(dòng)藍(lán)牙LED對(duì)于CPLD而言是非常普遍的應(yīng)用。替代方案需要喚醒主處理器以及足夠的其它系統(tǒng)部件才能實(shí)現(xiàn)這一功能，相比采用CPLD要消耗更多的能量。監(jiān)控電池電量：當(dāng)主處理器保持待機(jī)時(shí)，CPLD周期性地讀取電池電量。如果電源降到規(guī)定的電壓以下，則CPLD喚醒主處理器，隨即系統(tǒng)正常關(guān)斷。

過(guò)去，低功耗便攜產(chǎn)品設(shè)計(jì)人員并不能充分利用可編程邏輯的諸多優(yōu)勢(shì)。不過(guò)，待機(jī)電流只有幾微安的零功耗CPLD的出現(xiàn)使得可編程器件成為低功耗設(shè)計(jì)人員可以選用的器件。
? ? ? （責(zé)任編輯：fqj）