基于Protel 99SE的PLD的設(shè)計 PROTEUS電路仿真應(yīng)用

1 PROTEUS軟件簡介

PROTEUS 是來自英國公司的工具軟件，在全球廣泛使用。和其它工具相比，這款軟件的最大特點就在于它能夠模擬單片機(jī)?？梢灾苯釉诨谠韴D的虛擬原型EDA上編程，并實現(xiàn)軟件源碼級的實時調(diào)試。還能看到運行后輸入輸出的效果。但是現(xiàn)在大家都只注意到PROTEUS對單片機(jī)的仿真和如何與Keil進(jìn)行關(guān)聯(lián)調(diào)試，其實 PROTEUS還能夠進(jìn)行PLD的電路仿真。

PLD（可編程邏輯器件）是一種數(shù)字集成電路的半成品，在其芯片上按一定排列方式集成了大量的門和觸發(fā)器等基本邏輯元件，使用者可利用某種開發(fā)工具對其進(jìn)行加工，即按設(shè)計要求將這些片內(nèi)的元件連接起來，使之完成某個邏輯電路或系統(tǒng)的功能，成為一個可在實際電子系統(tǒng)中使用的專用集成電路。

一般的PLD設(shè)計軟件只能進(jìn)行PLD芯片的時序邏輯仿真，而PROTEUS能進(jìn)行PLD的電路仿真，可以模擬設(shè)計的PLD芯片在電路中實際運行的情況。

我們通過使用GAL16V8設(shè)計一個在單片機(jī)系統(tǒng)里常用的三八譯器，然后在PROTEUS中通過觀察GAL16V8中三八譯碼器的輸入與輸出的對應(yīng)關(guān)系來完成PLD的電路仿真。

2. PLD的設(shè)計

首先用Protel 99SE完成PLD的設(shè)計。

完成后的PLD原理圖如下所示：

圖1 畫好的PLD原理圖

這是一個3-8譯碼器的PLD文件。輸入信號為目標(biāo)元件的2、3、4三個腳，輸出信號為目標(biāo)元件的12-19腳，6-8腳為使能控制端。

Protel 99SE的PLD原理圖的設(shè)計與普通原理圖相同，但有幾點是需要注意：

生成PLD元理圖后，在原理圖中自動加入了兩個PLD的元件庫（PLD_Devices.lib、PLD_Symbols.lib），PLD的電路圖繪制必需使用這兩個庫中的元件。

繪制PLD原理圖時，必須放置輸入/輸出端口（輸入：IPAD、輸出：OPAD、輸入/輸出：IOPAD）元件，這些元件所指定的引腳代表著目標(biāo)器件的引腳。

在輸入/輸出端口元件放置好后，必須對其進(jìn)行編號，還要指定該端口元件所對應(yīng)連接的目標(biāo)器件的引腳號。

完成PLD原理圖后，選擇［PLD］/［Compile］進(jìn)行編譯，生成各種格式的文件：

圖2 編譯生成的各種文件

打開生成的.jed文件，點擊右鍵，在彈出的窗口中選擇［Export…］項，選擇.jed文件的輸出目標(biāo)地址。

至此就完成了PLD文件的設(shè)計。

3 Proteus對PLD的仿真

啟動Proteus，繪制好電路圖。

圖3 Proteus仿真電路圖

電路中LED顯示采用低電平時LED點亮的顯示方式。電路中I1-I3為GAL16V8輸入端口，端口為高電平時為1，低電平時為0， IO0-IO7為輸出端口，輸出端口為：LED燈亮?xí)r端口輸出低電平0，熄滅時為高電平1。

為了使PLD元件能仿真，還必須在電路中將編譯的.jed文件加入PLD元件中：將鼠標(biāo)移到U1（16V8）中，右擊，選擇元件，然后左擊，調(diào)出“元件的屬性”對話框，在屬性對話框中，在窗口中的“JEDEC Fuse Map File：”中加入.jed文件：

圖4 16V8元件屬性

由前面PLD的設(shè)計可得3-8譯碼器的真值表：

輸入信號 輸出信號

I3 I2 I1 IO7 IO6 IO5 IO4 IO3 IO2 IO1 IO0

0 0 0 1 1 1 1 1 1 1 0

0 0 1 1 1 1 1 1 1 0 1

0 1 0 1 1 1 1 1 0 1 1

0 1 1 1 1 1 1 0 1 1 1

1 0 0 1 1 1 0 1 1 1

1 0 1 1 1 0 1 1 1 1 1

1 1 0 1 0 1 1 1 1 1 1

1 1 1 0 1 1 1 1 1 1 1

表1 3-8譯碼器真值表

為了觀察16V8的輸入與輸出的對應(yīng)關(guān)系，我們在AT89C52的程序（程序見附錄）中將與I3、I2、I1相連的P2_2、P2_1、P2_0三個端口按真值表中的順序依次改變，觀察LED燈是否由IO0至IO7依附點亮。

將單片機(jī)的程序加入AT89C52后，在Proteus中點擊Play鍵觀看電路仿真結(jié)果：當(dāng)輸入端的I1、I2、I3值按程序設(shè)定按真值表中的000— 111依附改變時，輸出端對應(yīng)LED燈按真值表中的對應(yīng)關(guān)系由IO0至IO7依次點亮，如下圖。說明PLD器件16V8設(shè)計的三八譯碼器譯碼正確。

圖5 譯碼電路對應(yīng)輸入/輸出截圖

4. 結(jié)語

單片機(jī)與PLD的結(jié)合是當(dāng)前嵌入式設(shè)計經(jīng)常采用一的種方式。 但如果要進(jìn)行硬件電路測試和系統(tǒng)調(diào)試則比較麻煩， 因為要進(jìn)行這兩個過程必須在電路板制作完成、元器件焊接完畢之后進(jìn)行。而電路板的制作、元器件的安裝、焊接是費時費力的， 如果采用作為單片機(jī)系統(tǒng)的仿真工具PROTEUS 進(jìn)行單片機(jī)和PLD的仿真， 則不用制作具體的電路板也能夠完成以上工作。在使用PROTEUS 運行系統(tǒng)虛擬開發(fā)成功之后再進(jìn)行實際制作， 可以直觀得觀察電路的運行情況，提前發(fā)現(xiàn)設(shè)計的錯誤，可以極大的提高開發(fā)效率、降低開發(fā)成本、提高開發(fā)速度。

程序附錄：

#include《reg51.h》

#include《stdio.h》

sbit P2_0=P2^0;

sbit P2_1=P2^1;

sbit P2_2=P2^2;

void delaytime（int count）;

void main（void）

{

while（1）

{

P2_2=0;

P2_1=0;

P2_0=0;

delaytime（500）;

P2_2=0;

P2_1=0;

P2_0=1;

delaytime（500）;

P2_2=0;

P2_1=1;

P2_0=0;

delaytime（500）;

P2_2=0;

P2_1=1;

P2_0=1;

delaytime（500）;

P2_2=1;

P2_1=0;

P2_0=0;

delaytime（500）;

P2_2=1;

P2_1=0;

P2_0=1;

delaytime（500）;

P2_2=1;

P2_1=1;

P2_0=0;

delaytime（500）;

P2_2=1;

P2_1=1;

P2_0=1;

delaytime（500）;

}

}

void delaytime（int count）

{

int j，k;

while（count-- ！=0）

{

for（j=0;j《10;j++）

for（k=0;k《72;k++）

;

}

}