提高FPGA設計效能的方案

關(guān)鍵詞： FPGA , 設計效能

隨著FPGA密度的增加，系統(tǒng)設計人員能夠開發(fā)規(guī)模更大、更復雜的設計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設計基于這樣的設計需求——需要在無線通道卡或者線路卡等現(xiàn)有應用中加入新功能，或者通過把兩種芯片功能合并到一個器件中，減小電路板面積，或者針對新應用開發(fā)新設計。
這些不同的設計含有應用程序已有代碼，或者是對延時要求較高的DSP。對于這類設計，綜合工具可能無法優(yōu)化設計，使其達到最優(yōu)，導致關(guān)鍵通路出現(xiàn)較長的延時。關(guān)鍵通路延時較長的原因在于邏輯綜合工具依靠估算的延時來綜合設計。
這些延時較長的關(guān)鍵通路帶來了時序逼近問題，導致性能劣化，迫使設計人員重新編寫RTL代碼以改進這些延時較長的關(guān)鍵通路。此外，用戶在得到滿足時序規(guī)范的最佳RTL代碼之前，還需要進行多次迭代。這就進一步推遲了產(chǎn)品面市時間。
邏輯利用率較高的設計中出現(xiàn)的另一問題是布線擁塞。設計人員必須重新編寫RTL或者在布局布線工具中嘗試不同的設置，以提高這些關(guān)鍵通路的性能。這種“嘗試出錯”的方法也導致產(chǎn)品推遲面市，降低了效能。
設計人員在進行時序逼近時，這兩個問題的確是很大的挑戰(zhàn)，時序逼近成為系統(tǒng)設計人員面臨的主要難題。能夠同時解決這兩個問題并提高性能的一種解決方案是采用物理綜合工具。物理綜合工具由FPGA供應商提供，有時也由第三方EDA工具供應商提供。物理綜合工具的主要功能是以盡可能少的迭代次數(shù)，通過減少關(guān)鍵通路的數(shù)量來提高時序逼近(即性能)，從而縮短了產(chǎn)品面市時間。
物理綜合工具的設計流程如圖1所示，按以下方式進行工作。邏輯綜合工具使用邏輯復制等算法復制扇出較多的邏輯，對較長的邏輯通路中的寄存器重新定時，以提高性能。物理綜合工具不同于邏輯綜合工具，它使用相似的算法，利用精確的延時和精確的信息來優(yōu)化關(guān)鍵通路。邏輯綜合工具更多的依靠全局延時估算，而物理綜合工具使用精確的延時。

2011-11-30 16:40:55 上傳

下載附件 (18.91 KB)

圖1.物理綜合工具是整個綜合設計流程的一部分。
圖1顯示了物理綜合工具也是整個綜合流程的一部分。物理綜合工具作為綜合工具的一部分在邏輯綜合之后運行，為進一步澄清概念，可以把它稱為早期物理綜合。在這一流程中，邏輯綜合之后，工具對整個設計的布局布線進行建模，再次使用重新定時和復制等算法來提高關(guān)鍵通路的性能。某些EDA供應商開發(fā)了基于這一級精度的工具來解決時序逼近問題。
圖2顯示了另一物理綜合工具流程，在典型流程中，布局階段之后首先調(diào)用這一流程。在這一階段，對設計進行全面布局，對互聯(lián)延時進行延時估算，因此，能夠更精確地預測關(guān)鍵通路。通過使用上面介紹的算法，可以改進關(guān)鍵通路來滿足性能要求。不需要修改RTL代碼的任何一行就可以完成這些處理工作。在綜合工具中有可能以不精確的延時對寄存器重新定時，導致性能下降，而通過對設計進行布局，使物理工具做出智能判斷，從而有助于預測對哪些寄存器重新定時，提高性能。

2011-11-30 16:40:55 上傳

下載附件 (35.77 KB)

圖2.QuartusII設計軟件中的物理綜合工具設置。

目前的FPGA體系結(jié)構(gòu)有兩個級別或者層次。第一級是邏輯模塊，它是LAB邏輯單元組或者集合。層次的第二級由邏輯單元組成，每個邏輯單元含有一對寄存器，一對查找表和一對全加器。在AlteraFPGA中，這類邏輯單元被稱為自適應邏輯模塊(ALM)。這些邏輯模塊堆疊成陣列的形式，通過一定數(shù)量的連線(布線)與片內(nèi)存儲器模塊、DSP模塊和IO模塊連接起來，從而構(gòu)成了FPGA體系結(jié)構(gòu)。
在典型設計流程中，進行兩次布局。第一步是在邏輯模塊級對整個設計進行布局。完成后，布局算法將邏輯放在邏輯單元級。由于物理綜合工具依靠精確的信息，因此經(jīng)過第二次布局后，很容易看出物理綜合結(jié)果得到了提高，產(chǎn)生質(zhì)量更好的結(jié)果(QoR)，從而提高了效能。
物理綜合工具能夠提高效能的另一應用是結(jié)合漸進式設計流程進行設計。在這種方法中，不是在整個設計中使用物理綜合，而是將其應用到每個模塊上。由于物理綜合工具重點放在它需要的模塊上，因此，這不但有助于縮短編譯時間，而且還提高了性能。
物理綜合工具是AlteraQuartusII布局布線工具的一部分。物理綜合工具為用戶提供優(yōu)化選擇和努力等級，以提高性能和效能。下面列出了用戶可以控制的某些優(yōu)化選項。
可提高性能的物理綜合
組合邏輯物理綜合：工具基于精確的信息來進一步優(yōu)化組合邏輯。這一選項使QuartusII物理綜合工具能夠重新綜合設計中的組合邏輯，縮短關(guān)鍵通路的延時，提高性能。
異步流水線物理綜合：裝入和清除等流水線異步信號。這一選項使QuartusII物理綜合工具能夠在裝入和清除信號中插入流水線寄存器，提高性能。
用于寄存器的物理綜合
重新定時：使工具能夠自動進行寄存器平衡。這一選項使QuartusII能夠在組合電路間移動寄存器，提高性能。
寄存器復制：對扇出較多寄存器進行復制。這一選項使QuartusII能夠根據(jù)布局信息來復制寄存器，提高性能。
用于適配的物理綜合
組合邏輯物理綜合：這是對組合電路進行第二次優(yōu)化。QuartusII對組合電路進行第二次優(yōu)化，以幫助適配設計。
完成邏輯至存儲器映射：這將組合邏輯映射到存儲器，從而減小面積。QuartusII將組合邏輯自動映射到未使用的存儲器模塊中，以減小面積，適配設計。
QuartusII還提供漸進式設計流程，同時支持自上而下和自下而上的設計流程。這類流程用于縮短編譯時間，提高性能。

本文小結(jié)
當今的大部分企業(yè)都希望在競爭中能夠?qū)⒆约旱漠a(chǎn)品率先推向市場。作為主動戰(zhàn)略，提高效能和產(chǎn)品及時面市是任何產(chǎn)品獲得成功的關(guān)鍵。利用物理綜合工具來提高設計性能意味著更短的設計周期和更高的效能。能夠高效地使用這類工具的設計人員必將獲勝。

Source:與非網(wǎng)