- 試用手記：為國(guó)產(chǎn)FPGA正名(五，外擴(kuò)SFR使用)

圖2

Datasheet中標(biāo)明的sfrack信號(hào)其實(shí)無法直接從例化的51硬核中找到接口，于是特權(quán)同學(xué)干脆直接生成的IP核例化文件中把它手動(dòng)引出來了，在自定義邏輯中對(duì)這個(gè)信號(hào)做了一些測(cè)試，也發(fā)現(xiàn)了該信號(hào)的使用方法。

代碼如下：

reg[7:0] sfcnt;     //延時(shí)等待計(jì)數(shù)器，以50MHz為時(shí)鐘單位計(jì)數(shù)
wire sfrack;        //SFR 讀寫等待信號(hào)

always @(posedge clk_50m or negedge rst_n) begin
    if(!rst_n) sfcnt <= 8'd0;
    else if(sfrwe) sfcnt <= sfcnt+1'b1;
    else sfcnt <= 8'd0;
end

assign sfrack = (sfcnt == 0) | (sfcnt > 8'd23);
//等待n個(gè)指令周期，則sftcnt要大于(n*12-1)

該代碼實(shí)現(xiàn)在sfrwe即SFR寄存器寫選通信號(hào)到來后，用計(jì)數(shù)器sfcnt進(jìn)行計(jì)數(shù)，然后相應(yīng)的對(duì)需要延時(shí)等待的8051指令周期數(shù)通過控制sfrack為低電平實(shí)現(xiàn)。

分別設(shè)置了sfcnt>8’d16、sfcnt>8’d24、sfcnt>8’d23得到sfrwe的波形如圖3、圖4、圖5所示。

2011-5-25 11:44:14 上傳

下載附件 (16.41 KB)

圖3

2011-5-25 11:44:15 上傳

下載附件 (16.47 KB)

圖4

2011-5-25 11:46:24 上傳

下載附件 (16.28 KB)