Altera演示Cavium OCTEON多核處理器的Interlaken互聯

　　2013年8月1號，北京——Altera公司 （NASDAQ： ALTR）今天宣布，Stratix? V FPGA的Interlaken知識產權（IP）內核實現了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯，更方便OEM做出器件選擇決定。

　　Cavium的解決方案和服務總監(jiān)John Bromhead評論說：“Altera靈活的Interlaken IP使我們能夠迅速實現產品之間的互操作。利用這一解決方案，我們的客戶更有信心采用Altera FPGA和Cavium OCTEON處理器進行開發(fā)，這些器件將無縫工作在一起。簡單方便的互操作性也幫助客戶滿足了嚴格的產品及時面市要求?！?/p>

　　Altera? Interlaken IP內核能夠大吞吐量工作在峰值負荷下，支持實現高性能。其特性包括：

　　· 20多個參數和設置，非常靈活的調整系統(tǒng)性能，而且性能可擴展，支持互操作。

　　· 數據速率和通路達到12.5G和x24通路

　　· 提供標準和可定制Interlaken IP內核

　　· 可交付全集成IP，包括MAC、PCS和PMA層。

　　· 兼容Interlaken協(xié)議定義v1.2

　　Altera產品營銷總監(jiān)Alex Grbic評論說：“我們靈活的Interlaken IP內核使得市場上的各種SoC、ASSP和ASIC器件接口能夠立刻使用Altera FPGA。演示與Cavium OCTEON器件的互操作表明，我們提供了高質量的Interlaken IP，而且實現了我們對解決方案的承諾?！?/p>

　　Altera Interlaken IP內核非常適合用于接入、骨干以太網和數據中心應用的多太比特路由器和交換機，這些應用要求IP可配置，以優(yōu)化實現各種流量指標，并能夠擴展到下一代平臺。Interlaken IP包括Altera技術領先的收發(fā)器（PMA）、PCS和MAC層。PCS層在Stratix V和Arria? V FPGA中得到了增強，從而幫助客戶節(jié)省了30%到50%的FPGA邏輯資源。Interlaken IP不但節(jié)省了資源，還通過了大量的仿真驗證，能夠可靠的工作在內部和客戶平臺上。

　　供貨信息

　　現在可以提供Altera Interlaken IP內核。關于更深入的問題以及許可信息，請聯系您當地的Altera銷售代表，或者發(fā)送電子郵件給interlaken@altera.com。

　　Cavium提供Cavium OCTEON處理器。關于Cavium OCTEON處理器的詳細信息，請訪問：http://www.cavium.com/OCTEON_MIPS64.html。

　　Altera簡介

　　Altera?的可編程解決方案幫助電子系統(tǒng)設計人員快速高效地實現創(chuàng)新，突出產品優(yōu)勢，贏得市場競爭。Altera提供FPGA、SoC、CPLD和ASIC以及軟件工具、知識產權、嵌入式處理器和客戶支持，為全世界的客戶提供高價值可編程解決方案。請通過Facebook、Twitter、LinkedIn、Google+和RSS關注Altera，訂閱產品更新電子郵件和新聞快報。請關注Altera官方微博，通過Altera中文論壇及時提出問題，分享信息，與眾多的Altera工程師在線交流。

　　ALTERA、ARRIA、CYCLONE、HARDCOPY、MAX、MEGACORE、NIOS、QUARTUS和STRATIX等字詞和標識是Altera公司的商標，在美國專利和商標事務所以及其他國家進行了注冊。所有其他被認定為商標或者服務標記的字詞和標識的所有權屬于其各自持有人，www.altera.com.cn/legal對此進行了解釋。