FPGA I/O之差分信號(hào)

本文轉(zhuǎn)載自： MYMINIEYE微信公眾號(hào)

1. 差分信號(hào)簡(jiǎn)介

1.1 差分信號(hào)

區(qū)別于傳統(tǒng)的一根信號(hào)線一根地線的做法，差分傳輸在兩根線上都傳輸信號(hào)，這兩個(gè)信號(hào)的振幅相同，相位相反，在這兩根線上的傳輸?shù)男盘?hào)就是差分信號(hào)。信號(hào)接收端通過(guò)比較這兩個(gè)電壓的差值來(lái)判斷發(fā)送端發(fā)送的邏輯狀態(tài)。在電路板上，差分走線必須是等長(zhǎng)、等寬、緊密靠近、且在同一層面的兩根線。

1.2 差分信號(hào)的抗干擾原理

在實(shí)際線路傳輸中，線路存在干擾，并且同時(shí)出現(xiàn)在差分線對(duì)上，線路傳輸干擾同時(shí)存在于走線相同的差分對(duì)上，可認(rèn)為一對(duì)差分線上所收到的干擾是相同的，但是兩根傳輸線之間的電壓差是不變的，因此差分信號(hào)有較強(qiáng)的抗干擾能力。

2. Xilinx 7系列IO實(shí)現(xiàn)差分信號(hào)

2.1特點(diǎn)
Xilinx 7 系列的提供的bank分為HP(High-performance)和HR(High-range)。HP主要為了滿足高速內(nèi)存的性能要求以及其他chip-to-chip接口，支持最大1.8V的I/O信號(hào)，HR主要為了支持更廣泛的I/O標(biāo)準(zhǔn)，支持最大3.3V的I/O信號(hào)。

Xilinx 7系列FPGA的HR和HP bank，每個(gè)bank有50個(gè)I/O管腳，每個(gè)I/O管腳都可配置成輸入、輸出。每個(gè)bank的首尾管腳只能作為單端I/O，其余48個(gè)I/O則可配置成24對(duì)差分I/O。在差分信號(hào)的實(shí)現(xiàn)過(guò)程中，管腳分配應(yīng)選擇相應(yīng)電平標(biāo)準(zhǔn)的bank中除首尾以外的其他48個(gè)IO。

2.2實(shí)現(xiàn)

Xilinx 7系列的差分信號(hào)的實(shí)現(xiàn)主要通過(guò)IBUFDS、OBUFDS、IOBUFDS等原語(yǔ)的調(diào)用，在程序中直接進(jìn)行原語(yǔ)的例化，以IBUFDS和OBUFDS為例：

2.2.1IBUFDS

IBUFDS：用于將差分輸入信號(hào)轉(zhuǎn)化成標(biāo)準(zhǔn)單端信號(hào)，且可加入可選延遲。在IBUFDS原語(yǔ)中，輸入信號(hào)為I、IB，一個(gè)為主，一個(gè)為從，二者相位相反。

源碼

仿真結(jié)果

2.2.2OBUFDS

OBUFDS：將標(biāo)準(zhǔn)單端信號(hào)轉(zhuǎn)換成差分信號(hào)，輸出端口需要直接對(duì)應(yīng)到頂層模塊的輸出信號(hào)，和IBUFDS為一對(duì)互逆操作。

源碼

仿真結(jié)果

3. GOWIN高云IO實(shí)現(xiàn)差分信號(hào)

3.1特點(diǎn)

與xilinx 7 系列相比Gowin 高云半導(dǎo)體FPGA產(chǎn)品所有分區(qū)都支持差分輸入，所有分區(qū)支持模擬LVDS差分輸出，但需要使用外部電阻網(wǎng)絡(luò)，模擬LVDS差分輸出使用外部電阻匹配和差分LVCMOS緩存輸出實(shí)現(xiàn)，特定分區(qū)支持真LVDS差分輸出和差分輸入匹配。GW1N系列FPGA產(chǎn)品在分區(qū)1/2/3支持真LVDS差分輸出，分區(qū)0支持100歐姆輸入差分匹配電阻。

3.2實(shí)現(xiàn)

Gowin FPGA通過(guò)TLVDS_IBUF和ELVDS_IBUF（真差分/模擬差分輸入緩沖器）、TLVDS_OBUF和ELVDS_OBUF（真差分/模擬差分輸出緩沖器）等原語(yǔ)的調(diào)用實(shí)現(xiàn)差分信號(hào)。以TLVDS_IBUF和TLVDS_OBUF為例。

3.2.1TLVDS_IBUF

TLVDS_IBUF：真差分輸入緩沖器，其中端口I和IB為差分輸入信號(hào)，O為輸出的單端信號(hào)。

源碼

仿真結(jié)果

3.2.2 TLVDS_OBUF

TLVDS_OBUF：真差分輸出緩沖器，其中端口I為單端輸入信號(hào)，O和OB為輸出的差分信號(hào)。

源碼

仿真結(jié)果

4. 差分信號(hào)的應(yīng)用

差分信號(hào)的抗干擾能力強(qiáng)，干擾噪聲一般會(huì)等值、同時(shí)的被加載到兩根信號(hào)線上，噪聲對(duì)信號(hào)的邏輯意義不產(chǎn)生影響。由于差分信號(hào)抗干擾能力強(qiáng)、受外界影響小，并且差分信號(hào)在傳輸速率上遠(yuǎn)勝于單端信號(hào)，在信號(hào)比較微弱、噪聲較高的情況下有明顯的優(yōu)勢(shì)，因此差分信號(hào)在高速數(shù)字串行接口中非常常見(jiàn)，比如LVDS、Mini_LVDS、RSDS、PPDS、BLVDS、differential HSTL、SSTL等。除此之外，差分信號(hào)能有效抑制電磁干擾（EMI）并且信號(hào)時(shí)序定位準(zhǔn)確。