完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > VerilogHDL
文章:15個 視頻:55個 瀏覽:19062次 帖子:12個
本系列文章主要針對FPGA初學(xué)者編寫,包括FPGA的模塊書寫、基礎(chǔ)語法、狀態(tài)機(jī)、RAM、UART、SPI、VGA、以及功能驗(yàn)證等。將每一個知識點(diǎn)作為一個...
FPGA設(shè)計案例之VerilogHDL可綜合設(shè)計
一、邏輯設(shè)計 (1)組合邏輯設(shè)計 下面是一些用Verilog進(jìn)行組合邏輯設(shè)計時的一些注意事項: ①組合邏輯可以得到兩種常用的RTL 級描述方式。第一種是...
2020-11-23 標(biāo)簽:fpga鎖存器VerilogHDL 3382 0
FPGA設(shè)計案例:數(shù)據(jù)緩存模塊設(shè)計與驗(yàn)證實(shí)驗(yàn)
本文設(shè)計思想采用明德?lián)P至簡設(shè)計法。上一篇博文中定制了自定義MAC IP的結(jié)構(gòu),在用戶側(cè)需要位寬轉(zhuǎn)換及數(shù)據(jù)緩存。本文以TX方向?yàn)槔?,設(shè)計并驗(yàn)證發(fā)送緩存模塊...
2020-12-28 標(biāo)簽:fpga數(shù)據(jù)緩存VerilogHDL 2678 0
任務(wù)就是一段封裝在“task-endtask”之間的程序。任務(wù)是通過調(diào)用來執(zhí)行的,而且只有在調(diào)用時才執(zhí)行
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學(xué)者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
2020-11-19 標(biāo)簽:比較器VerilogHDL 1092 0
verilogHDL用于FPGA設(shè)計時的知識點(diǎn)匯總
里面ChatGPT的回答,第一章作為基礎(chǔ)部分,就一筆帶過了。主要就是一些器件介紹,語法和設(shè)計方法,這部分也是最容易掌握的部分。
2023-06-29 標(biāo)簽:fpga數(shù)字設(shè)計VerilogHDL 461 0
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)...
2023-01-12 標(biāo)簽:fpgaC語言VerilogHDL 452 0
以太網(wǎng)物理層的有什么基本功能?如何通過Verilog HDL實(shí)現(xiàn)立即下載
類別:通信網(wǎng)絡(luò) 2018-09-18 標(biāo)簽:以太網(wǎng)VerilogHDL 3755 1
類別:電子教材 2017-05-03 標(biāo)簽:veriloghdl 2210 0
基于PCM采編器的VerilogHDL語言設(shè)計立即下載
類別:嵌入式開發(fā) 2017-10-31 標(biāo)簽:VerilogHDL采編器 2078 0
FPGA-VerilogHDL那些事兒_建模篇-學(xué)FPGA入門最佳資料立即下載
類別:FPGA/ASIC 2015-01-14 標(biāo)簽:FPGAVerilogHDL 1436 5
類別:嵌入式開發(fā) 2017-05-22 標(biāo)簽:eda技術(shù)veriloghdl 1098 0
類別:FPGA/ASIC 2016-11-10 標(biāo)簽:VerilogHDL 1064 0
QuartusII 9.0基本設(shè)計流程-verilogHDL立即下載
類別:FPGA/ASIC 2015-03-09 標(biāo)簽:QuartusIIverilogHDL 989 2
PCM采編器的VerilogHDL語言設(shè)計立即下載
類別:嵌入式開發(fā) 2012-04-01 標(biāo)簽:PCMVerilogHDL采編器 973 0
類別:FPGA/ASIC 2016-11-10 標(biāo)簽:VHDLVerilogHDL 904 0
類別:FPGA/ASIC 2015-11-06 標(biāo)簽:verilogHDL 893 0
對于VerilogHDL語言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對于初學(xué)者,往往非常迷惑這兩種賦值方式的用法,本章節(jié)主...
2020-01-30 標(biāo)簽:阻塞賦值VerilogHDL 2.2萬 0
基于FPGA用VerilogHDL設(shè)計實(shí)現(xiàn)DDS直接頻率合成的方法
DDS的具體工作過程如圖1所示。N位相位累加器由N位加法器和N位累加寄存器組成。每來一個時鐘脈沖,N位加法器將頻率控制字K與N位累加寄存器輸出的累加相位...
2017-11-24 標(biāo)簽:ddsveriloghdl 7450 0
VerilogHDL語言連續(xù)賦值與過程賦值方式如何區(qū)分
如何區(qū)分VerilogHDL語言連續(xù)賦值與過程賦值方式
2020-07-20 標(biāo)簽:VerilogHDL硬件描述語言 6453 0
基于VerilogHDL語言的FIR數(shù)字濾波器設(shè)計與實(shí)現(xiàn)
引言 數(shù)字濾波器是語音與圖像處理、模式識別、雷達(dá)信號處理、頻譜分析等應(yīng)用中的一種基本的處理部件, 它能滿足波器對幅度和相位特性的嚴(yán)格要求, 避免模擬濾波...
2012-08-13 標(biāo)簽:寄存器數(shù)字濾波器FIR 3738 0
介紹利用自動化綜合工具在編碼和綜合的階段完成用于HDTV芯片設(shè)計的優(yōu)化
2012-06-15 標(biāo)簽:VerilogVerilogHDL 1604 0
淺析VerilogHDL編譯系統(tǒng)的預(yù)處理
編譯預(yù)處理是VerilogHDL編譯系統(tǒng)的一個組成部分,指編譯系統(tǒng)會對一些特殊命令進(jìn)行預(yù)處理,然后將預(yù)處理結(jié)果和源程序一起在進(jìn)行通常的編譯處理。以”`”...
2019-03-26 標(biāo)簽:編譯系統(tǒng)VerilogHDL 733 0
組合邏輯可以得到兩種常用的RTL 級描述方式。第一種是always 模塊的觸發(fā)事件為電平敏感信號列表;第二種就是用assign 關(guān)鍵字描述的數(shù)據(jù)流賦值語句。
2020-07-17 標(biāo)簽:fpgaVerilogHDL 718 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |