控制DS26528和DS26524的發(fā)送脈沖

摘要：當(dāng)需要增加網(wǎng)絡(luò)保護(hù)元件，或需要通過(guò)連接器和其它PCB路由信號(hào)時(shí)，常常需要調(diào)整發(fā)送信號(hào)波形。DS26528和DS26524能夠?qū)敵雒}沖進(jìn)行細(xì)小的或重要的調(diào)整。本應(yīng)用筆記介紹了訪(fǎng)問(wèn)工廠(chǎng)測(cè)試寄存器、調(diào)整發(fā)送信號(hào)波形的方法，以滿(mǎn)足多種應(yīng)用需求。

T1和E1發(fā)送波形的可編程段

通過(guò)DS26528和DS26524的內(nèi)部寄存器，可以對(duì)發(fā)送脈沖的兩個(gè)主要屬性進(jìn)行控制：幅度和定時(shí)。T1和E1發(fā)送脈沖分為幾段，每段都可以單獨(dú)控制，以提供所要求的信號(hào)波形。圖1顯示了T1脈沖的分段，以及控制每一段的寄存器。圖2為E1脈沖的類(lèi)似信息。

T1和E發(fā)送波形的幅度控制

控制DS26528和DS26524發(fā)送脈沖幅度的方式有以下兩種：

• 調(diào)整DAC增益
  利用L1TXLAE寄存器的DAC[3:0]位可同時(shí)對(duì)T1或E1電平進(jìn)行正向和負(fù)向調(diào)整。
• 局部波形電平調(diào)整
  通過(guò)Level Adjustment寄存器中的WLA[3:0]位，可對(duì)波形的特定段進(jìn)行微調(diào)。電平調(diào)整的步長(zhǎng)與設(shè)置的DAC增益成比例。如果DAC增益提高10%，則步長(zhǎng)也相應(yīng)增加10%。

T1和E1發(fā)送波形計(jì)定時(shí)控制

DS26528和DS26524發(fā)送脈沖的定時(shí)由Level Adjustment寄存器的CEA[2:0]位控制，可以正向或負(fù)向調(diào)整各個(gè)邊沿，增量為T(mén)CLK的1/32。

一般性建議

調(diào)整DAC增益是控制發(fā)送脈沖幅度的最簡(jiǎn)單方法，因?yàn)橹恍薷囊粋€(gè)寄存器便可以控制整個(gè)波形。在進(jìn)行波形調(diào)整時(shí)首先調(diào)整DAC增益，然后再調(diào)整各個(gè)獨(dú)立的Level Adjustment寄存器(如果需要的話(huà))，以獲得滿(mǎn)足要求的波形，這樣可以使總的調(diào)整步驟最少。

DAC的最大輸出將受VDD的影響，VDD較低時(shí)，也許很難達(dá)到最大DAC增益設(shè)置。改變VDD也會(huì)影響線(xiàn)驅(qū)動(dòng)器輸出級(jí)的最大電壓。

負(fù)值不用帶符號(hào)的整數(shù)表示，MSB是標(biāo)志位，LSB代表幅度，與符號(hào)無(wú)關(guān)。例如，-3在WLA[3:0]寄存器中表示為1011b (第3位為1代表負(fù)數(shù)，接下來(lái)三位011是數(shù)值大小：3)，而不是1101b (4位帶符號(hào)整數(shù))。


圖1. T1脈沖分段控制

T1脈沖分段控制

• 過(guò)沖(1) -- 寄存器L1TXLAA WLA[4:0]
• 時(shí)鐘沿(1CE) -- 寄存器L1TXLAA CEA[2:0]
  
  (1CE) = 從過(guò)沖至平臺(tái)的時(shí)鐘沿跳變
• 平臺(tái)(2) -- 寄存器L1TXLAB WLA[4:0]
• 時(shí)鐘沿(2CE) -- 寄存器L1TXLAB CEA[2:0]
  
  (2CE) = 從平臺(tái)至下降沿時(shí)鐘沿跳變
• 下沖(3) -- 寄存器L1TXLAC WLA[4:0]
• 時(shí)鐘沿(3CE) -- 寄存器L1TXLAC CEA[2:0]]
  
  (3CE) = 下降沿至下沖(3)結(jié)束的時(shí)鐘沿
• 下沖(4) -- 寄存器L1TXLAD WLA[4:0]
• 時(shí)鐘沿(4CE) -- 寄存器L1TXLAD CEA[2:0]
  
  (4CE) = 下沖結(jié)束(3)至下沖恢復(fù)(4)的時(shí)鐘沿
• 下沖(5) -- 寄存器L1TXLAC WLA[4:0]

圖2. E1脈沖分段控制

E1脈沖分段控制

• 過(guò)沖(1) -- 寄存器L1TXLAA WLA[4:0]
• 時(shí)鐘沿(1CE) -- 寄存器L1TXLAA CEA[2:0]
  
  (1CE) = 過(guò)沖至平臺(tái)的時(shí)鐘沿
• 平臺(tái)(2) -- 寄存器L1TXLAB WLA[4:0]
• 時(shí)鐘沿(2CE) -- 寄存器L1TXLAB CEA[2:0]
  
  (2CE) = 平臺(tái)至下降沿的時(shí)鐘沿跳變

注意：

EI模式中未用到寄存器L1TXAC、L1TXAD和L1TXAE。

DS26528和DS26524的LIU測(cè)試寄存器

表1提供了LIU 1的寄存器地址和說(shuō)明，這些寄存器被復(fù)制為L(zhǎng)IU 2至8； 表2提供所有LIU測(cè)試寄存器的地址。DS26524不包含LIU 5至8。

表1. LIU 1測(cè)試寄存器

Address	Abbr	Description
1008h	L1TXLAA	LIU 1 Tx Level Adjust A (Test Register)
1009h	L1TXLAB	LIU 1 Tx Level Adjust B (Test Register)
100Ah	L1TXLAC	LIU 1 Tx Level Adjust C (Test Register)
100Bh	L1TXLAD	LIU 1 Tx Level Adjust D (Test Register)
100Ch	L1TXLAE	LIU 1 Tx Level Adjust E (Test Register)

表2. LIU測(cè)試寄存器地址范圍

LIU	Address Range
1	1008 - 100Ch
2	1028 - 102Ch
3	1048 - 104Ch
4	1068 - 106Ch
DS26528 Only
5	1080 - 108Ch
6	10A8 - 10ACh
7	10C8 - 10DCh
8	10E8 - 10ECh

LIU測(cè)試寄存器文件說(shuō)明

下文給出了LIU 1的寄存器地址和說(shuō)明。這些寄存器被復(fù)制為L(zhǎng)IU 2至8。所有LIU測(cè)試寄存器的地址參見(jiàn)表2。

Register Name:	L1TXLAA
Register Description:	LIU Tx Level Adjust A (Overshoot Voltage)
Register Address:	1008H
Read/Write Function:	R/W

Bit #	7	6	5	4	3	2	1	0
Name	WLA4	WLA3	WLA2	WLA1	WLA0	CEA2	CEA1	CEA0
Default	0	0	0	0	0	0	0	0

第7位至第3位：發(fā)送波形輸出電平1調(diào)整(WLA[4:0])，幅度從默認(rèn)值±360mV開(kāi)始調(diào)整。

第7位 = 符號(hào)位('1'表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如：LSB步長(zhǎng)為24mV。

第2位至第0位：時(shí)鐘沿調(diào)整(CEA[2:0])，時(shí)鐘沿從默認(rèn)值移動(dòng)±3 32x-clk

<2> = 符號(hào)位('1'表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

Register Name:	L1TXLAB
Register Description:	LIU Tx Level Adjust B (Plateau Voltage)
Register Address:	1009H
Read/Write Function:	R/W

Bit #	7	6	5	4	3	2	1	0
Name	WLA4	WLA3	WLA2	WLA1	WLA0	CEA2	CEA1	CEA0
Default	0	0	0	0	0	0	0	0

第7位至第3位：發(fā)送波形輸出電平2調(diào)整(WLA[4:0])，幅度從默認(rèn)值±360mV開(kāi)始調(diào)整。

第7位 = 符號(hào)位('1'表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如：LSB步長(zhǎng)為24mV

第2位至第0位：時(shí)鐘沿調(diào)整(CEA[2:0])，時(shí)鐘沿從默認(rèn)值移動(dòng)±3 32x-clk。

<2> = 符號(hào)位('1'表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

Register Name:	L1TXLAC
Register Description:	LIU Tx Level Adjust C (Undershoot Voltage #1)
Register Address:	100AH
Read/Write Function:	R/W

Bit #	7	6	5	4	3	2	1	0
Name	WLA4	WLA3	WLA2	WLA1	WLA0	CEA2	CEA1	CEA0
Default	0	0	0	0	0	0	0	0

第7位至第3位：發(fā)送波形輸出電平3調(diào)整(WLA[4:0])。在±360mV范圍內(nèi)調(diào)整默認(rèn)幅度。

第7位 = 符號(hào)位('1'表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如：LSB步長(zhǎng)為24mV

第2至0：時(shí)鐘沿調(diào)整(CEA[2:0])。時(shí)鐘沿從默認(rèn)值移動(dòng)±32x-clk。

<2> = 符號(hào)位('1'表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

Register Name:	L1TXLAD
Register Description:	LIU Tx Level Adjust D (Undershoot Voltage #2)
Register Address:	100BH
Read/Write Function:	R/W

Bit #	7	6	5	4	3	2	1	0
Name	WLA4	WLA3	WLA2	WLA1	WLA0	CEA2	CEA1	CEA0
Default	0	0	0	0	0	0	0	0

第7位至3：發(fā)送波形輸出電平4調(diào)整(WLA[4:0])，幅度從默認(rèn)值±360mV開(kāi)始調(diào)整。

第7位 = 符號(hào)位('1'表示負(fù))
第6位至第3位 = 數(shù)值(無(wú)符號(hào))
例如： LSB步長(zhǎng)為24mV

第2至0：時(shí)鐘沿調(diào)整(CEA[2:0])。時(shí)鐘沿從默認(rèn)值移動(dòng)±3 32x-clk。

<2> = 符號(hào)位('1'表示負(fù))
<1:0> = 時(shí)鐘沿移動(dòng)32x-clk (無(wú)符號(hào))

Register Name:	L1TXLAE
Register Description:	LIU Tx Level Adjust E (Undershoot Voltage #3)
Register Address:	100CH
Read/Write Function:	R/W

Bit #	7	6	5	4	3	2	1	0
Name	WLA4	WLA3	WLA2	WLA1	WLA0	CEA2	CEA1	CEA0
Default	0	0	0	0	0	0	0	0

第7位至4：發(fā)送波形輸出電平5調(diào)整(WLA[3:0])，幅度從默認(rèn)值±180mV開(kāi)始調(diào)整。

第7位 = 符號(hào)位('1'表示負(fù))
第6位至第4位 = 數(shù)值(無(wú)符號(hào))
例如：LSB步長(zhǎng)為24mV

第3位至第0位：DAC增益調(diào)整(DAC[3:0])，修改DAC增益的設(shè)置如下。

0000 - nominal DAC gain (default)

0001 - DAC gain +2.6%

0010 - DAC gain +5.3%

0011 - DAC gain +8%

0100 - DAC gain +11.1%

0101 - DAC gain +14.2%

0110 - DAC gain +17.7%

0111 - DAC gain +21.3%

1000 - DAC gain -2.2%

1001 - DAC gain -4.88%

1010 - DAC gain -7.11%

1011 - DAC gain -8.88%

1100 - DAC gain -11.11%

1101 - DAC gain -12%

1110 - DAC gain -15.1%

1111 - DAC gain -16.4%

T1和E1發(fā)送波形數(shù)據(jù)

以下數(shù)據(jù)由DS26528DK得出，能夠代表DS26528和DS26524的預(yù)期結(jié)果。提供這些數(shù)據(jù)是為了作為一個(gè)參考，幫助設(shè)計(jì)者了解如何利用Level Adjustment寄存器控制T1和E1發(fā)送脈沖的幅度和定時(shí)，以及能夠控制的范圍。這些數(shù)據(jù)在室溫以及3.3V VDD條件下獲得。