SoC中的低功耗RF設(shè)計(jì)

在芬蘭舉行的國(guó)際SoC會(huì)議上，Catena Radio Design公司的CTO Kianush做了主題演講：SoC中低功耗RF收發(fā)器的設(shè)計(jì)策略，它涉及到當(dāng)前的一個(gè)問(wèn)題即高度集成對(duì)數(shù)字電路來(lái)講很有利，但是對(duì)RF設(shè)計(jì)者來(lái)講卻是個(gè)頭疼的問(wèn)題，主要問(wèn)題包括串?dāng)_（數(shù)字噪聲引入電源和信號(hào)線），無(wú)法接受的電源特性以及成本問(wèn)題。

Kianush在演講中提到的最大挑戰(zhàn)是射頻共存(比如GPS, 藍(lán)牙和蜂窩通信)的問(wèn)題。當(dāng)想要更多的集成多個(gè)收發(fā)器在一個(gè)die中來(lái)降低成本時(shí)，將所有的射頻部分完美地放在一起會(huì)由于接口問(wèn)題而變成一個(gè)大難題。另外，在大小適當(dāng)?shù)木蠈?shí)現(xiàn)這樣的射頻設(shè)計(jì)也是個(gè)問(wèn)題，因?yàn)閂dd總是與更小器件尺寸匹配，所以太低的Vdd會(huì)降低射頻的信號(hào)處理能力，引起更多的泄漏（因?yàn)楦〉难趸瘜樱?，增?/f閃爍噪聲。

器件尺寸的縮放對(duì)RF收發(fā)器的功率耗散并沒(méi)有幫助，因?yàn)榘l(fā)送器的功率由政府法規(guī)確定，它并不像數(shù)字電路一樣功耗完全由技術(shù)決定。

SoC中的RF收發(fā)器包含了模擬、RF、混合信號(hào)以及DSP電路。這是個(gè)很難做的混合物，所以現(xiàn)在有趨勢(shì)將收發(fā)器做的盡量數(shù)字化，這個(gè)趨勢(shì)就是軟件無(wú)線電（SDR），它看上去是RF領(lǐng)域在這個(gè)年代的圣杯。通過(guò)校準(zhǔn)和糾正技術(shù)，一個(gè)更加數(shù)字化的收發(fā)器可以用DSP來(lái)補(bǔ)償?shù)统杀镜哪M電路所帶來(lái)的影響。

在一些RF應(yīng)用中，平均功率消耗不由工作功率決定，而是由待機(jī)功耗決定，此時(shí)RF收發(fā)器是關(guān)閉的，只有處理器和總線處于工作狀態(tài)。Kianush展示了一個(gè)ZigBee的例子，射頻工作時(shí)間為1ms，待機(jī)時(shí)間為100ms到4s，此時(shí)，由于發(fā)送周期很短，1mA的待機(jī)電流導(dǎo)致的能量消耗會(huì)是20mA的發(fā)射電流導(dǎo)致的消耗的10倍。

制程的發(fā)展也會(huì)引起泄漏。對(duì)于一個(gè)恒壓源，從180nm到130nm就會(huì)使泄漏增加10倍，問(wèn)題出在更薄的柵極氧化層，在90nm光刻中它只有5個(gè)原子層（1.2nm）。繞過(guò)這個(gè)問(wèn)題的一個(gè)方法是給系統(tǒng)的非易失性內(nèi)存一個(gè)單獨(dú)的電源，并在待機(jī)期間關(guān)閉所有電路。好消息是基于鉻的高K絕緣材料在45nm制程上比65nm制程將泄漏減小了若干數(shù)量級(jí)。

對(duì)RF發(fā)送器來(lái)講效率主要由功放（PA）的效率決定。GSM、藍(lán)牙和ZigBee的發(fā)送器可以使用C類PA，相比于蜂窩電話射頻采用的高度線性的A類PA來(lái)講，C類不是很線性但是效率很高。接受器的功耗主要由動(dòng)態(tài)范圍的要求確定，由噪底和最大預(yù)計(jì)信號(hào)間的關(guān)系確定。