- 基于視頻解碼芯片與CPLD的實時圖像采集系統(tǒng)的設(shè)計

3.2 乒乓緩存控制原理
　　
“乒乓操作”是一個常常應(yīng)用于數(shù)據(jù)流控制的處理技巧。典型的乒乓操作方法如圖3所示。乒乓操作的處理流程如下：輸入數(shù)據(jù)流通過“輸入數(shù)據(jù)選擇單元”(在本采集系統(tǒng)中,CPLD內(nèi)部邏輯結(jié)構(gòu)完成此數(shù)據(jù)選擇功能),等時地將數(shù)據(jù)流分配到數(shù)據(jù)緩沖區(qū)SRAM A和SRAM B中。在第一場的時間,將輸入的數(shù)據(jù)流緩存到SRAM A。在第二場的時間,通過“輸入數(shù)據(jù)選擇單元”的切換,將輸入的數(shù)據(jù)流緩存到SRAM B,與此同時,將SRAM A的數(shù)據(jù)(第一場圖像數(shù)據(jù)),通過“輸出數(shù)據(jù)選擇單元”的選擇,送到“數(shù)據(jù)流運算處理模塊”(DSP)運算處理。在第三個緩沖周期,通過“輸入數(shù)據(jù)選擇單元”的再次切換,將輸入的數(shù)據(jù)流緩存到SRAM A,與此同時,將SRAM B的數(shù)據(jù)(第二場圖像數(shù)據(jù))通過“輸出數(shù)據(jù)選擇單元”的切換,送到“數(shù)據(jù)流運算處理模塊”運算處理。如此循環(huán),周而復(fù)始。

　　
乒乓操作的最大特點是通過“輸入數(shù)據(jù)選擇單元”和“輸出數(shù)據(jù)選擇單元”,按節(jié)拍、相互配合地切換,將經(jīng)過緩沖的數(shù)據(jù)流不停頓地送到“數(shù)據(jù)流運算處理模塊”,進行運算及處理。把乒乓操作模塊當作一個整體,此模塊兩端的輸入數(shù)據(jù)流與輸出數(shù)據(jù)流均是連續(xù)不斷的,沒有任何停頓,因此非常適合進行流水線式處理,完成數(shù)據(jù)的無縫緩沖與處理。

3.3 CPLD的設(shè)計

3.3.1 數(shù)據(jù)緩存
　　
將數(shù)據(jù)保存到SRAM,需在采樣的同時產(chǎn)生地址。每塊SRAM的地址線都有兩組,一組由CPLD給出,一組由DSP給出。為了解決共用存儲器時的資源沖突問題,需控制DSP和SRAM、CPLD和SRAM之間的通斷[3]。CPLD通過提供總線隔離器的控制信號,在CPLD對SRAM A操作時就將CPLD到SRAM B的地址線、數(shù)據(jù)線、片選信號都置高阻,設(shè)置隔離器使DSP與SRAM B導(dǎo)通,而與SRAM A斷開,此時DSP可以讀取SRAM B,反之亦然。實際上,SRAM的數(shù)據(jù)線也有兩組,其工作方式和地址線一樣。為了給DSP以充裕的時間讀取RAM中的數(shù)據(jù),還要控制將每場圖像存人不同的RAM,使兩片SRAM以乒乓方式工作。設(shè)計中選用了ISSI公司的IS61LV5128,容量為512KB。

3.3.2 接口
　　
CPLD的主要外圍接口如下：(1)輸入部分。圖像數(shù)據(jù)lPD[7:0]、時鐘LCLK、場同步VREF、行同步HREF、復(fù)位RES。(2)輸出部分。圖像數(shù)據(jù)IP01[7：0]和IP02[7：O],片選信號eel、ce2,寫使能wel、we2,地址addl[18：0]、add2[18：O],總線隔離器的開關(guān)信號f1、f2,DSP中斷信號dspint(這里沒有設(shè)置SRAM的0E信號,因為CPLD只需要將數(shù)據(jù)寫入SRAM,不需要從SRAM中讀數(shù)據(jù))。

3.3.3 VHDL實現(xiàn)
　　
設(shè)計中采用VHDL對CPLD進行邏輯實現(xiàn)。程序中“乒乓”控制部分代碼如下：

　　
本文設(shè)計了一套基于視頻解碼芯片SAA7114H與CPLD的實時圖像采集系統(tǒng),其硬件結(jié)構(gòu)簡單,系統(tǒng)穩(wěn)定,完全滿足基于DSP的活動目標跟蹤系統(tǒng)的需要,具有很強的實用性,稍加改動即可用于其他場合,如監(jiān)控系統(tǒng)等。
[/table]