一種輸出格式可控的多碼率LDPC編碼器實(shí)現(xiàn)

一種輸出格式可控的多碼率LDPC編碼器實(shí)現(xiàn)

0 引 言

　　目前，LDPC碼已廣泛應(yīng)用于深空通信、光纖通信、數(shù)字音視頻廣播等領(lǐng)域。由于有著較Turbo碼更優(yōu)秀的性能，LDPC碼已成為第四代移動(dòng)通信(4G)系統(tǒng)信道編碼方案強(qiáng)有力的競(jìng)爭(zhēng)者。在數(shù)字電視地面廣播系統(tǒng)中，為了滿足不同信道條件和不同接收設(shè)備的用戶需要，信道編碼往往需要和多種調(diào)制方式配合。以便在不同的場(chǎng)合下可以靈活應(yīng)用。這就要求通信系統(tǒng)的信道編碼模塊的輸出碼流寬度具備一定的靈活性，給編碼后的符號(hào)映射模塊提供最佳的碼流格式，提高編碼器的通用性，降低符號(hào)映射設(shè)計(jì)的復(fù)雜度。我國(guó)數(shù)字電視地面廣播標(biāo)準(zhǔn)(DTMB標(biāo)準(zhǔn))采用三種碼率的LDPC碼、五種不同的符號(hào)映射方式。為得到較好的通用性，LDPC編碼器不僅需要同時(shí)支持三種碼率的LDPC碼．而且輸出的碼流格式需要靈活可控，以便符合五種符號(hào)映射方式的最佳碼流格式。這里主要針對(duì)這種情況，使用Verilog硬件描述語(yǔ)言在FPGA芯片上設(shè)計(jì)實(shí)現(xiàn)LDPC編碼器，并測(cè)試驗(yàn)證該編碼器的正確性。

1 DTMB標(biāo)準(zhǔn)中的LDPC編碼與符號(hào)映射

　　DTMB標(biāo)準(zhǔn)中的LDPC碼屬于準(zhǔn)循環(huán)LDPC碼，其生成矩陣具有如式(1)所示的格式。
???

　　式中：Gi,j為b×b的循環(huán)方陣，1≤i≤k-c，1≤j≤c；I為b×b的單位陣；o為b×b的零方陣。

　　DTMB標(biāo)準(zhǔn)支持0．4，0．6，0．8三種碼率的LDPC碼。碼率為0．4的LDPC(7493，3048)碼的生成矩陣Gqc具有參數(shù)k=24，c=35和b=127；碼率為0．6的LDPC(7493．4572)碼的生成矩陣Gqc具有參數(shù)k=36，c=23和b=127；碼率為0．8的LDPC(7493，6096)碼的生成矩陣Gqc具有參數(shù)k=48，c=11和b=127。假設(shè)信息序列為S，碼字序列為C，LDPC編碼可利用等式C=S×Gqc。由系統(tǒng)碼的特點(diǎn)可知，信息序列與Gqc前半部分相乘得到校驗(yàn)位，然后在校驗(yàn)位后面加上信息序列就是碼字序列。求校驗(yàn)位時(shí)具體的做法是，信息序列S與Gqc的第1列乘得到第1個(gè)校驗(yàn)位，信息序列S與Gqc的第2列乘得到第2個(gè)校驗(yàn)位，以此類推直到c-1列，可以求得所有c個(gè)校驗(yàn)位。

　　DTMB系統(tǒng)中的碼流經(jīng)過(guò)LDPC編碼后，刪除前五個(gè)校驗(yàn)比特，接著映射成均勻的符號(hào)流。DTMB標(biāo)準(zhǔn)包含64QAM，32QAM，16QAM，4QAM，4QAM=NR五種符號(hào)映射關(guān)系，各種符號(hào)映射加入相應(yīng)的功率歸一化因子，使各種符號(hào)映射的平均功率趨同。對(duì)于64QAM，由于每6 b對(duì)應(yīng)于1個(gè)星座符號(hào)，因此最佳的輸入碼流寬度為6。類似地，對(duì)于32QAM，每5 b對(duì)應(yīng)于1個(gè)星座符號(hào)，最佳輸入碼流寬度為5；對(duì)于16QAM，每4 b對(duì)應(yīng)于1個(gè)星座符號(hào)，最佳碼流寬度為4；對(duì)于4QAM，每2 b對(duì)應(yīng)于1個(gè)星座符號(hào)，最佳輸入碼流寬度為2。而4QAM-NR映射方式需在4QAM符號(hào)映射之前增加NR準(zhǔn)正交編碼映射，由于編碼后的數(shù)據(jù)首先要進(jìn)行基于比特的卷積交織，因此最佳的輸入碼流格式為串行數(shù)據(jù)。

2 編碼器的設(shè)計(jì)與實(shí)現(xiàn)

　　由前文的分析可知，LDPC編碼器不僅需要同時(shí)支持三種碼率的編碼，而且為了實(shí)現(xiàn)與符號(hào)映射方式的最佳配合，編碼后的輸出碼流必須支持1，2，4，5，6位可控。在此采用圖1的硬件實(shí)現(xiàn)方案，整個(gè)編碼器可分為7個(gè)模塊。

??　?

　　?
? (1)運(yùn)算模塊。負(fù)責(zé)校驗(yàn)位的計(jì)算。式(1)中的每個(gè)Gi,j矩陣都是127×127的方陣，所以可將輸入的信息序列分為長(zhǎng)度為127的k個(gè)小段，編碼就可以分解為k個(gè)子過(guò)程。編碼核心部分采用文獻(xiàn)[7]提出的串行輸入／并行輸出的SRAA電路，如圖2所示。其中B存儲(chǔ)Gi,j的生成多項(xiàng)式(矩陣第一行)，A用來(lái)存儲(chǔ)運(yùn)算的中間結(jié)果。由于式(1)中的Gi,j是循環(huán)方陣，它的每一行都是上一行的向右移移位，而第一行是最后一行向右移一位；每一列都是左一列向下移一位，而第一列是最后一列向下移一位，所以在每126個(gè)時(shí)鐘內(nèi)B中數(shù)據(jù)每隔一個(gè)時(shí)鐘進(jìn)行一次循環(huán)右移，126個(gè)時(shí)鐘后，讀入下一個(gè)Gi,j的生成多項(xiàng)式。如此循環(huán)計(jì)算，即可得到所有的校驗(yàn)位。單獨(dú)考慮DTMB標(biāo)準(zhǔn)中0．4，0．6，0．8三種碼率的的編碼，分別需要35，23，11個(gè)SRAA電路并行才能完成所有的校驗(yàn)位獲取。因而為了實(shí)現(xiàn)三種碼率編碼器資源的復(fù)用，并且綜合考慮運(yùn)算速度，在此采用35個(gè)SRAA電路并行的方案。

????? (2)生成矩陣存儲(chǔ)模塊。DTMB標(biāo)準(zhǔn)中三種碼率的生成矩陣G1，G2，G3，所需存儲(chǔ)的總比特?cái)?shù)是固定的。如果按一般的方案存儲(chǔ)，那么35個(gè)并行SRAA電路須對(duì)應(yīng)寬度為35×127=4 445，深度為24+36+48=108的存儲(chǔ)空間。針對(duì)FPGA中BlockRAM深度大，寬度小的狹長(zhǎng)形結(jié)構(gòu)特點(diǎn)，存儲(chǔ)的數(shù)據(jù)如果寬度大，深度小就會(huì)造成FPGA中存儲(chǔ)資源的大量浪費(fèi)，所以在此采取如圖3所示的存儲(chǔ)方案，把每個(gè)SRAA電路所用到的數(shù)據(jù)存儲(chǔ)在一個(gè)ROM中，這樣一共只需要35個(gè)存儲(chǔ)結(jié)構(gòu)，第1～11個(gè)的寬度為127，深度為24+36+48=108；第2～23個(gè)的寬度為127，深度為24+36=60；第24～35個(gè)的寬度為127，深度為48。

?????
(3)地址生成控制模塊。按照一定的時(shí)序，輸出生成矩陣存儲(chǔ)ROM的讀地址，每隔126個(gè)時(shí)鐘產(chǎn)生一個(gè)load使能信號(hào)，從ROM中讀出SRAA運(yùn)算模塊所需要的生成多項(xiàng)式。同時(shí)也根據(jù)采用碼率的不同，產(chǎn)生ROM的使能信號(hào)，選擇不同碼率LDPC碼所對(duì)應(yīng)的生成矩陣存儲(chǔ)塊。?

　　(4)并／串轉(zhuǎn)換模塊。SRAA電路的輸出為并行數(shù)據(jù)，對(duì)并行數(shù)據(jù)做并串轉(zhuǎn)換，以便碼流控制模塊對(duì)輸出碼流的格式進(jìn)行控制。

　　(5)同步FIFO。DTMB標(biāo)準(zhǔn)的LDPC碼為系統(tǒng)碼，輸出時(shí)，息位在后校驗(yàn)位在前，故需要對(duì)信息輸入序列進(jìn)行緩存。當(dāng)校驗(yàn)位輸出完畢后，再?gòu)耐紽IFO中讀敢信息位補(bǔ)在校驗(yàn)位后面，構(gòu)成完整碼字。

　　(6)碼流輸出模塊。為了實(shí)現(xiàn)與符號(hào)映射方式的最佳匹配，編碼器輸出碼流格式必須支持1，2，4,5，6五64QAM四種符號(hào)映射方式時(shí)，編碼器輸出的最佳寬度分別為2，4，5，6?？紤]到充分利用FPGA中的大量BlockRAM資源優(yōu)勢(shì)，在此采用基于乒乓操作的思路，利用6個(gè)寬度為1的FIFO來(lái)實(shí)現(xiàn)串行數(shù)據(jù)流到指定寬度數(shù)據(jù)流的轉(zhuǎn)換，結(jié)構(gòu)原理如圖4所示。

????? 以編碼后進(jìn)行4QAM映射方式為例，串行的數(shù)據(jù)流在控制模塊輸出信號(hào)fifo_vaIid的控制下，第1個(gè)數(shù)據(jù)存人1號(hào)FIFO，第2個(gè)數(shù)據(jù)存入2號(hào)FIFO，然后第3個(gè)數(shù)據(jù)又存入1FIFO，第4個(gè)數(shù)據(jù)存入2號(hào)FIFO，如此循環(huán)直到FIFO填滿，控制模塊收到從FIFO返回的full信號(hào)時(shí)，輸出信號(hào)data_rd_en打開(kāi)1號(hào)和2號(hào)兩個(gè)FIFO是2位而輸入為串行，輸出的速度比輸入快，當(dāng)FIFO的數(shù)據(jù)被讀空時(shí)，產(chǎn)生一個(gè)empty信號(hào)給控制模塊通知停止讀FIFO，此后編碼器輸出0序列，同時(shí)輸出數(shù)據(jù)有效信號(hào)code_out_en為0。類似地，對(duì)應(yīng)16QAM，32QAM，4QAM，64QAM可以得到寬度為4，5，6的輸出碼流。如果使用的是4QAM-NR符號(hào)映射．由于編碼后要先進(jìn)行交織，碼流串行輸出是最佳選擇，因此串行的數(shù)據(jù)無(wú)需進(jìn)行FIFO組的緩存。直接輸出即可。

?(7)碼流輸出格式控制模塊。根據(jù)輸入引腳mod-ulation_type選擇的符號(hào)映射方式，來(lái)實(shí)現(xiàn)對(duì)碼流輸出模塊的乒乓操作。產(chǎn)生控制信號(hào)fifo_valid、data_rd_en，同時(shí)接收碼流輸出模塊返回的full和empty信號(hào)，達(dá)到控制編碼器輸出碼流寬度的目的。

3 設(shè)計(jì)結(jié)果與驗(yàn)證

　　這里的LDPC編碼器是在Xilinx公司的XC4VSX35 FPGA芯片下實(shí)現(xiàn)的，設(shè)計(jì)中使用流水線、乒乓操作等技巧提高系統(tǒng)工作的頻率，綜合后的硬件資源消耗如表1所示。在布局布線中，對(duì)相應(yīng)的管腳和周期進(jìn)行適當(dāng)?shù)募s束，通過(guò)使用不同頻率的激勵(lì)作為輸入進(jìn)行測(cè)試，硬件電路核心部分的最高工作頻率可達(dá)到83 MHz左右，完全符合DTMB標(biāo)準(zhǔn)中的最高時(shí)鐘頻率要求7．56×6=45．36MHz。

????? 驗(yàn)證時(shí)，以0．4碼率的LDPC碼、輸出碼流格式為6位并行為例，得到時(shí)序仿真結(jié)果如圖5所示。在Testbench中對(duì)一次時(shí)序仿真的輸出碼流序列進(jìn)行保存，并和Matlab中編碼的結(jié)果比較，LDPC編碼器的輸出與Matlab計(jì)算所得的結(jié)果是完全一致的。同理，可以驗(yàn)證其他兩種碼率在不同的輸出格式下，LDPC編碼器的編碼結(jié)果也是正確的。

4 結(jié) 語(yǔ)

　　這里實(shí)現(xiàn)了一種碼流輸出格式可控的多碼率LDPC編碼器，并驗(yàn)證了編碼器的正確性。該編碼器不僅同時(shí)支持DTMB標(biāo)準(zhǔn)中三種碼率的LDPC碼，而且輸出的碼流格式具備1，2，4，5，6位寬度可選，從而實(shí)現(xiàn)與4QAM，16QAM，32QAM，64QAM，4QAM-NR五種符號(hào)映射方式的最佳匹配，具有較好的通用性，完全可以應(yīng)用在DTMB系統(tǒng)的發(fā)射機(jī)中。