電子發(fā)燒友App

硬聲App

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電子發(fā)燒友網(wǎng)>音視頻及家電>視頻技術(shù)>時延和建立時間在ADC電路中的區(qū)別

時延和建立時間在ADC電路中的區(qū)別

收藏

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴

評論

查看更多

相關(guān)推薦

靜態(tài)時序之建立時間和保持時間分析

靜態(tài)時序分析包括建立時間分析和保持時間分析。建立時間設(shè)置不正確可以通過降低芯片工作頻率解決,保持時間設(shè)置不正確芯片無法正常工作。
2022-08-22 10:38:243291

芯片設(shè)計進階之路—從CMOS到建立時間和保持時間

建立時間(setup time)和保持時間(hold time)是時序分析中最重要的概念之一,深入理解建立時間和保持時間是進行時序分析的基礎(chǔ)。
2023-06-21 10:44:01885

FPGA時序分析-建立時間和保持時間裕量都是inf怎么解決呢?

今天有個小伙伴遇到一個問題,就是在vivado里面綜合后看到的建立時間和保持時間裕量都是inf,我們來看看怎么解決這個問題。
2023-07-30 10:26:02649

淺析D觸發(fā)器的建立時間和保持時間物理含義

我理解這個D觸發(fā)正常運轉(zhuǎn)要滿足四個約束,第一個是建立時間,第二個是保持時間,第三個是對于最后一個傳輸門的關(guān)斷時間的控制,第四個是[時鐘周期]() 約束。
2023-12-04 15:44:02352

ADC建立時間區(qū)別是什么?

ADC建立時間區(qū)別是什么?以及ADC建立時間將會如何影響您的應(yīng)用電路?
2021-04-12 07:19:18

建立時間和保持時間討論

;Tpd 為時鐘到 T1 和 T2 的偏差;一個時鐘周期 T 之內(nèi),數(shù)據(jù)從寄存器 T1 傳出,需要經(jīng)過延時 Tco,然后經(jīng)過組合邏輯,需要經(jīng)過延時 Tdelay,最后到達寄存器 T2,然后寄存器 T2 建立起來,需要經(jīng)過延時 Tsetup,那么可以得出建立時間的要求:Tsetup
2015-03-10 23:19:03

建立時間非常重要

作者: TI專家 Bruce Trump翻譯: TI信號鏈工程師 Michael Huang (黃翔) 建立時間是運放階躍響應(yīng)進入和停留在最終值的特定誤差范圍內(nèi)的所需時間。它在一些應(yīng)用十分重要
2018-09-20 16:32:36

AD7175-2單次采樣模式建立時間為何多出20us?

。 問題: 寫完AD模式寄存器啟動單次采樣后,至首個通道RDY信號有效,間隔約為78us,后面3個通道均為56us(與描述手冊相同),請問第一個建立時間為何多出20us?使一次采樣超出了系統(tǒng)的中斷周期。 謝謝大家!
2023-12-13 09:00:30

AD7175-2單次采樣模式建立時間多出20us?

寄存器啟動單次采樣后,至首個通道RDY信號有效,間隔約為78us,后面3個通道均為56us(與描述手冊相同),請問第一個建立時間為何多出20us?使一次采樣超出了系統(tǒng)的中斷周期。謝謝大家!
2019-02-14 15:24:34

AD7195交流激勵建立時間怎樣計算?

Hi,All AD7195數(shù)據(jù)手冊中講,當選擇Sinc(4)濾波(禁用斬波,禁用零延時),通道切換或單個通道上進行轉(zhuǎn)換且輸入發(fā)生階躍變化時,ADC建立時間為4/fadc。 我的問題時,如果使用了
2018-11-06 09:08:07

AD8436建立時間就是內(nèi)部的5K電阻乘以外部的CAVG的電容值嗎?

(1)AD8436的建立時間就是內(nèi)部的5K電阻乘以外部的CAVG的電容值嗎? (2)按照數(shù)據(jù)手冊的圖28顯示,如果輸入信號為20khz的正弦波,那么要保證精度0.5以內(nèi),那么選擇0.01uF的電容可以嗎?圖28沒有給出高于1K的頻率時電容如何選擇?
2023-12-07 08:25:19

DC綜合建立時間的關(guān)鍵路徑分析的問題?

有沒有人遇到DC綜合后分析建立時間時序,關(guān)鍵路徑時序違例是因為起始點是時鐘的下降沿開始驅(qū)動的,但是設(shè)計中都是時鐘上升沿觸發(fā)的。在線等待各位大牛解惑!很急 求大神幫忙!
2015-01-04 15:17:16

FPGA實戰(zhàn)演練邏輯篇51:建立時間和保持時間

建立時間和保持時間本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計實戰(zhàn)演練(邏輯篇)》配套例程下載鏈接:http://pan.baidu.com/s/1pJ5bCtt 在這個波形,我們看到clk_r3的前后
2015-07-17 12:02:10

I2C數(shù)據(jù)建立時間少于300ns,如何解決

幾天前量測了下intel 南橋發(fā)出到一個電源控制器的I2C信號,發(fā)現(xiàn)數(shù)據(jù)建立時間(hold time)只有150ns左右,I2C協(xié)議里面所說至少300ns,這個問題該怎么解決啊 求大神指導(dǎo)建立時間
2013-12-08 00:38:24

PLL jitter 對建立時間和保持時間有什么樣的影響?哪位大神給解答下

PLL jitter 對建立時間和保持時間有什么樣的影響?哪位大神給解答下
2015-10-30 11:16:30

SAR型ADC前端RC濾波器設(shè)計

的問題)應(yīng)使RC濾波電路的-3dB帶寬盡可能地寬,縮短反向建立時間,使ADCtACQ時間對階躍輸入有18-bit的建立精度。但是RC濾波電路的-3dB帶寬變寬,使得進入到ADC的噪聲也相應(yīng)的增加了,如此
2018-11-13 09:28:42

VGA驅(qū)動接口時序設(shè)計數(shù)據(jù)的建立時間和保持時間

簡單的來分析一下數(shù)據(jù)的建立時間和保持時間應(yīng)該滿足怎樣的關(guān)系才能保證被時鐘lcd_clk穩(wěn)定的鎖存到ADV7123芯片中。首先,我們需要來看看這個實例的時鐘launch edge和latch edge
2019-04-10 06:33:34

ad8067如何才能知道階躍響應(yīng)誤差達到0.01%時的建立時間

在為ad7610選擇一個單電源的驅(qū)動放大器,手冊推薦的ad8021是雙電源,建立時間參數(shù)為:Settling Time to 0.01% VO = 1 V step, RL = 500 Ω 23
2023-11-17 06:22:37

Σ-Δ型ADC拓撲結(jié)構(gòu)基本原理:第二部分

。AD7175系列ADC允許選擇不同類型的濾波器。下一部分將介紹不同類型濾波器之間的區(qū)別,并提供一個例子來說明如何計算各種情況下的建立時間?,F(xiàn)在看看多路復(fù)用情況下的建立時間。在過程控制和工廠自動化
2018-10-16 21:39:01

為什么ADS1298初始化過程START引腳的建立時間會有延遲?

關(guān)于 ADS1298,我想澄清下列問題:1. 為什么 ADS1298 初始化過程 START 引腳的建立時間會有延遲?如果輸入信號建立時間過程 (tsettle) 發(fā)生變化,會出現(xiàn)什么情況
2019-05-30 14:50:14

為什么觸發(fā)器要滿足建立時間和保持時間

什么是同步邏輯和異步邏輯?同步電路和異步電路區(qū)別在哪?為什么觸發(fā)器要滿足建立時間和保持時間?
2021-09-28 08:51:33

為什么觸發(fā)器要滿足建立時間和保持時間

什么是同步邏輯和異步邏輯?同步電路和異步電路區(qū)別在哪?為什么觸發(fā)器要滿足建立時間和保持時間?什么是亞穩(wěn)態(tài)?為什么兩級觸發(fā)器可以防止亞穩(wěn)態(tài)傳播?
2021-08-09 06:14:00

什么叫建立時間,保持時間,和恢復(fù)時間

什么叫建立時間,保持時間,和恢復(fù)時間
2017-04-08 16:52:35

介紹FPGA時序分析的原理以及出現(xiàn)時序問題及其解決辦法

1、FPGA的時序約束--從原理到實例  基本概念  建立時間和保持時間是FPGA時序約束兩個最基本的概念,同樣芯片電路時序分析也存在?! ?b class="flag-6" style="color: red">電路建立時間和保持時間其實跟生活的紅綠燈很像
2022-11-15 15:19:27

使用采樣保持技術(shù)實現(xiàn)運算放大器建立時間測定

。這種方法把準確性和精確度建立在波形生成器和采樣保持電路的相對速度上。 受測器件的步進輸入 本文中,建立時間是指使用某個理想步進輸入,到受測器件(DUT)進入并維持某個規(guī)定誤差范圍(終值對稱)內(nèi)
2012-07-30 17:36:20

保持時間建立時間

如圖,建立時間和保持時間都是針對的時鐘沿,如圖所示,時鐘沿有一個上升的過程,圖中虛線與clk上升沿的交點是什么?幅值的50%?還是低電平(低于2.5V)往高電平(高于2.5V)跳轉(zhuǎn)的那個點?
2018-11-29 00:20:02

信號PCB走線傳輸時 (上)

傳輸介質(zhì)所用的時間傳輸線上的時就是指信號通過整個傳輸線所用的時間。 Propagation delay又叫傳播延遲(PD),通常是指電磁信號或者光信號單位長度的傳輸介質(zhì)傳輸?shù)?b class="flag-6" style="color: red">時間
2014-10-21 09:54:56

關(guān)于數(shù)字IC的建立時間以及保持時間你想知道的都在這

關(guān)于數(shù)字IC的建立時間以及保持時間你想知道的都在這
2021-09-18 07:24:40

多通道數(shù)據(jù)采集系統(tǒng)的性能優(yōu)化: 關(guān)于輸入建立時間的不為人知的故事

已做簡要說明。轉(zhuǎn)換器要產(chǎn)生有效數(shù)據(jù),毛刺必須穩(wěn)定在輸出的1 LSB以內(nèi),而輸入穩(wěn)定在1 LSB以內(nèi)(并保持該范圍內(nèi)?。┧璧?b class="flag-6" style="color: red">時間就是輸入建立時間(tS)。tS是前面描述的延遲td的組成部分,它對
2018-10-23 14:32:23

如何優(yōu)化多通道數(shù)據(jù)采集系統(tǒng)?從了解輸入建立時間的門道開始

ADC、容性 DAC 和采樣電路等)的開關(guān)應(yīng)用更為普遍。轉(zhuǎn)換器要產(chǎn)生有效數(shù)據(jù),毛刺必須穩(wěn)定在輸出的1 LSB以內(nèi),而輸入穩(wěn)定在 1 LSB 以內(nèi)(并保持該范圍內(nèi)?。┧璧?b class="flag-6" style="color: red">時間就是輸入建立時間(tS
2018-10-29 17:06:48

如何最大程度縮短輸入建立時間

多通道多路復(fù)用數(shù)據(jù)采集系統(tǒng),增加每個ADC的通道數(shù)量可改善系統(tǒng)的整體成本、面積和效率?,F(xiàn)代逐次逼近寄存器模數(shù)轉(zhuǎn)換器(SAR ADC)具有高吞吐量和高能效,使得系統(tǒng)設(shè)計人員能夠?qū)崿F(xiàn)比以往更高的通道
2020-12-28 07:30:52

對于一塊確定的ADF芯片,其穩(wěn)態(tài)建立時間精度能到什么級別?

對于一個ADF芯片,比如手上有一塊ADF4016,如果外圍條件穩(wěn)定,外圍觸發(fā)信號的時刻及幅度都能確定,內(nèi)部器件穩(wěn)態(tài)建立時間是否每次都有區(qū)別?如果不是,穩(wěn)態(tài)建立需要的時間精度能到什么級別?我看說明書上只寫了T1-T6的穩(wěn)態(tài)所需最小時間,沒有精度說明,有沒有相關(guān)的資料?
2018-10-29 09:13:25

強烈推薦CPLD新手入門要看的??!

一個較高水平。關(guān)鍵詞:FPGA 數(shù)字電路 時序 時路徑 建立時間 保持時間1 數(shù)字電路設(shè)計的幾個基本概念:1.1 建立時間和保持時間建立時間(setup time)是指在觸發(fā)器的時鐘信號上升沿
2012-10-26 17:24:58

怎么使用采樣保持技術(shù)實現(xiàn)運算放大器建立時間測定?

建立時間測量的采樣保持方法測試裝置存在哪些局限性?
2021-04-09 06:08:05

數(shù)字 IC 筆試面試必考點(9)建立時間以及保持時間 精選資料分享

就可以乘坐,必須的提前到站的時間就是建立時間?! ∪绻麛?shù)據(jù)信號時鐘沿觸發(fā)前的持續(xù)時間超過了建立時間Tsu...
2021-07-26 07:36:01

數(shù)字電路建立時間和保持時間對于觸發(fā)器的時鐘信號有

請問,對于觸發(fā)器的時鐘信號,建立時間和保持時間有要求嗎?剛看到一個門控時鐘產(chǎn)生毛刺的反例,(如下圖)想到了這個問題。若此時鐘信號毛刺極小,有沒有可能被觸發(fā)器忽略呢?為什么呢?如果有可能小到什么程度會被忽略呢?
2012-01-27 18:44:58

數(shù)模轉(zhuǎn)換器的壓擺率與建立時間

小于說明書中規(guī)定的建立時間規(guī)范,那么系統(tǒng)建立所用的時間就會變短。大部分高精度應(yīng)用,建立時間是 DAC 的有效更新速率。本文將對DAC 基礎(chǔ)知識做一個終結(jié)。此外,別忘了觀看我同事 Rahul Prakash 主講的最新“設(shè)計精萃”視頻 — 關(guān)于乘法 DAC (MDAC)。
2018-09-13 09:56:17

精確測量ADC驅(qū)動電路建立時間,不看肯定后悔

建立時間是什么意思?精確測量ADC驅(qū)動電路建立時間
2021-04-14 06:29:09

詳解交換機測試的直通時和存儲轉(zhuǎn)發(fā)時二者區(qū)別

有朋友問我,用我司BigTao200測試儀測試交換機時,的統(tǒng)計項中有“直通時”和“存儲轉(zhuǎn)發(fā)時”,二者的區(qū)別在哪里?我的理解是這樣的——存儲轉(zhuǎn)發(fā)時是數(shù)據(jù)最后一個比特到達設(shè)備輸入端口的時間
2014-08-26 16:29:34

請教關(guān)于AD8021建立時間問題

AD8021的建立時間具體是多少,Datasheet上The AD8021 is a well-behaved amplifier that settles to 0.01% in 23 ns
2018-07-30 06:55:57

請問ADE7880配置或者在編程如何考慮建立時間?

您好:我ADE7880的文檔多處看到建立時間,那我配置或者在編程如何去考慮這個建立時間?
2018-11-05 09:00:08

請問ADE7880有效值采集中的建立時間是指從上電到有效值穩(wěn)定的時間嗎?

1.有效值采集問題1)有效值采集中的建立時間(settling time)是指從上電到有效值穩(wěn)定的時間嗎?兩次讀取有效值的最小時間間隔與建立時間有關(guān)系嗎?2)有效值建議過零點的時候進行有效值的讀取
2019-03-05 14:30:09

請問兩級運算放大器的建立時間如何估算?

一般運算放大器的datasheet都會給出0.01%建立時間(有的給出0.1%建立時間),比如ADA4897,給出2V階躍測試時0.01%建立時間為90 ns。 因此對于單運放電路來說,建立時間
2023-11-27 06:54:56

請問兩級運算放大器的建立時間如何估算?

一般運算放大器的datasheet都會給出0.01%建立時間(有的給出0.1%建立時間),比如ADA4897,給出2V階躍測試時0.01%建立時間為90 ns。因此對于單運放電路來說,建立時間可以
2018-11-13 15:08:15

請問使用ad8067如何才能知道階躍響應(yīng)誤差達到0.01%時的建立時間?

在為ad7610選擇一個單電源的驅(qū)動放大器,手冊推薦的ad8021是雙電源,建立時間參數(shù)為:Settling Time to 0.01% VO = 1 V step, RL = 500 Ω 23
2018-08-01 09:25:24

請問如何增加ESP32-S2以太網(wǎng)SPI接口的CS建立時間?

如何增加ESP32-S2 以太網(wǎng)SPI接口的CS建立時間?(1)問題現(xiàn)象:偶爾出現(xiàn)_[0;31mE (6321) dm9051.mac: buffer size too small, needs
2023-02-15 06:55:16

請問怎么求這個D2觸發(fā)器的建立時間和保持時間的關(guān)系呀

T2max,最小為T2min。問,觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件
2019-09-09 17:19:55

計算開關(guān)電容ADC建立時間

計算開關(guān)電容ADC建立時間:很多C8051F器件具有片內(nèi)模/數(shù)轉(zhuǎn)換器ADC這些ADC使用一個采樣電容該電容被充電到輸入信號電壓由SAR邏輯進行數(shù)據(jù)轉(zhuǎn)換由于存在ADC采樣電容輸入阻抗和外部輸
2008-10-30 18:25:0824

快速建立時間的自適應(yīng)鎖相環(huán)

該文簡要討論了環(huán)路性能(建立時間,相位噪聲和雜散信號)和環(huán)路參數(shù)(帶寬,相位裕度等)的相互關(guān)系。提出并分析了一種自適應(yīng)的具有快速建立時間的鎖相環(huán)結(jié)構(gòu)及其關(guān)鍵模塊(鑒相
2010-04-23 08:33:5320

精確測算ADC驅(qū)動電路建立時間

 常估算運算放大器建立時間的方法受示波器分辨率或電路寄生的制約,而且這些方法都未考慮模數(shù)轉(zhuǎn)換器(ADC)的采樣電路、封裝寄生電容和電感等因素。對此給出了一個精
2010-12-20 17:51:3739

線與邏輯、鎖存器、緩沖器、建立時間、緩沖時間的基本概念

基本概念:線與邏輯、鎖存器、緩沖器、建立時間、緩沖時間 基本概念:線與邏輯、鎖存器、緩沖器、建立時間、緩沖時間 標簽/分類:
2007-08-21 15:17:271169

精確測試運算放大器建立時間

用于測試運算放大器建立時間的基本設(shè)備包括:一個高品 質(zhì)(且昂貴)的平頂脈沖發(fā)生器用作DUT的輸入;一個 DUT測試夾具,在運算放大器插口電源引腳處具有電源和 旁路電容;以及一個
2011-03-28 17:19:440

使用采樣保持技術(shù)實現(xiàn)運算放大器建立時間測定

本文將介紹一種新方法,其經(jīng)過證明可以有效地完成這些測量工作。它是一種相對低成本、簡單的建立時間測量方法。這種方法把準確性和精確度建立在波形生成器和采樣保持電路的相
2012-07-27 10:25:161034

如何計算多路復(fù)用器的建立時間和采樣速率

如何計算多路復(fù)用器的建立時間和采樣速率
2013-08-21 17:33:120

建立時間和保持時間(setup time 和 hold time)

建立時間和保持時間貫穿了整個時序分析過程。只要涉及到同步時序電路,那么必然有上升沿、下降沿采樣,那么無法避免setup-time 和 hold-time這兩個概念。 1. 什么是setup-time
2017-02-08 14:48:114928

動態(tài)參數(shù):壓擺率跟建立時間到底什么?

今天,我們將介紹兩種相關(guān)的動態(tài)參數(shù) — 壓擺率與建立時間。如欲了解更多有關(guān)靜態(tài)和動態(tài)參數(shù)的不同之處,敬請參閱本文。
2018-07-10 16:14:005294

放大器的建立時間介紹

本篇仿真介紹放大器的建立時間,也稱為上升時間。它是高速放大電路、或在SARADC驅(qū)動電路設(shè)計時,需要謹慎評估的參數(shù)。
2021-02-15 16:37:005258

AN-1024: 如何計算多路復(fù)用器的建立時間和采樣速率

AN-1024: 如何計算多路復(fù)用器的建立時間和采樣速率
2021-03-21 09:43:427

MT-046:運算放大器建立時間

MT-046:運算放大器建立時間
2021-03-21 11:48:1011

AN-256:準確測試運算放大器建立時間

AN-256:準確測試運算放大器建立時間
2021-04-17 19:28:041

AN74組件和測量改進確保16位DAC建立時間

AN74組件和測量改進確保16位DAC建立時間
2021-04-20 08:04:188

AN10-運算放大器建立時間的測量方法

AN10-運算放大器建立時間的測量方法
2021-04-27 15:21:402

AN-359:運算放大器的建立時間

AN-359:運算放大器的建立時間
2021-04-29 15:28:463

AD5399:二進制補碼、雙12位DAC,帶內(nèi)部基準電壓源和快速建立時間數(shù)據(jù)表

AD5399:二進制補碼、雙12位DAC,帶內(nèi)部基準電壓源和快速建立時間數(shù)據(jù)表
2021-05-18 16:53:000

寬帶放大器的128-2納秒、1%分辨率的建立時間測量

寬帶放大器的128-2納秒、1%分辨率的建立時間測量
2021-05-25 17:05:586

AN79-30納秒精密寬帶放大器建立時間測量

AN79-30納秒精密寬帶放大器建立時間測量
2021-05-27 09:22:107

什么是放大器建立時間參數(shù)仿真

本篇通過仿真介紹放大器的建立時間,也稱為上升時間。它是高速放大電路、或在SAR ADC驅(qū)動電路設(shè)計時,需要謹慎評估的參數(shù)。
2023-02-22 11:29:31286

詢問應(yīng)用工程師:建立時間

運算放大器建立時間是保證數(shù)據(jù)采集系統(tǒng)性能的關(guān)鍵參數(shù)。為了實現(xiàn)精確的數(shù)據(jù)采集,運算放大器輸出必須在A/D轉(zhuǎn)換器能夠準確數(shù)字化數(shù)據(jù)之前建立。然而,建立時間通常不是一個容易測量的參數(shù)。
2023-06-17 10:37:54368

數(shù)字IC設(shè)計中的建立時間和保持時間

??本文主要介紹了建立時間和保持時間。
2023-06-21 14:38:261081

到底什么是建立時間/保持時間?

在時序電路設(shè)計中,建立時間/保持時間可以說是出現(xiàn)頻率最高的幾個詞之一了,人們對其定義已經(jīng)耳熟能詳,對涉及其的計算(比如檢查時序是否正確,計算最大頻率等)網(wǎng)上也有很多。
2023-06-27 15:43:554597

SOC設(shè)計中的建立時間和保持時間

建立時間和保持時間是SOC設(shè)計中的兩個重要概念。它們都與時序分析有關(guān),是確保芯片正常工作的關(guān)鍵因素。
2023-08-23 09:44:55390

PCB傳輸線建立時間、保持時間、建立時間裕量和保持時間裕量

 信號經(jīng)過傳輸線到達接收端之后,就牽涉到建立時間和保持時間這兩個時序參數(shù),它們表征了時鐘邊沿觸發(fā)前后數(shù)據(jù)需要在鎖存器的輸入持續(xù)時間,是接收器本身的特性。簡而言之,時鐘邊沿觸發(fā)前,要求數(shù)據(jù)必須存在一段時間,這就是器件需要的建立時間;
2023-09-04 15:16:19393

多路復(fù)用器的建立時間和采樣速率的計算

電子發(fā)燒友網(wǎng)站提供《多路復(fù)用器的建立時間和采樣速率的計算.pdf》資料免費下載
2023-11-24 11:03:170

關(guān)于建立時間和保持時間的測量方法

文件提到兩種setup/hold測量方式:10% push-up和pass/fail,按照TSMC說法,前者會更樂觀一些,因此如果是采用前者(10% push-up)的測量方式得到建立時間和保持時間,需要十份小心時序裕量是否足夠,最好人為添加margin。
2023-12-05 11:19:38696

已全部加載完成