ADI推出ADP5034高集成度電源管理芯片調(diào)節(jié)器/LDO

北京2011年7月29日電 // -- Analog Devices, Inc.全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，最近推出一款高集成度電源管理IC ADP5034調(diào)節(jié)器/LDO，它在一個(gè)小型 LFCSP（引腳架構(gòu)芯片級）封裝中集成兩個(gè)3 MHz 的高效率1.2 A 降壓調(diào)節(jié)器和兩個(gè)300 mA LDO（低壓差）調(diào)節(jié)器。此外還推出與 ADP5034相似的 ADP5024調(diào)節(jié)器/LDO ，但它只含有一個(gè)300 mA LDO 調(diào)節(jié)器。ADP5034和ADP5024降壓調(diào)節(jié)器/LDO 總共僅占用69mm 2 的電路板面積，設(shè)計(jì)用于滿足處理器和 FPGA 日益縮小的電路板空間要求和日益提高的性能要求。

集成的降壓調(diào)節(jié)器以180°錯(cuò)相工作，輸入濾波要求得以降低，不僅允許使用較小的輸入電容，而且能夠降低輸入噪聲。專用的模式引腳可以將兩個(gè)調(diào)節(jié)器置于強(qiáng)制PWM工作模式或自動 PWM/PSM 工作模式，以便提高效率。ADP5034和 ADP5024具有低靜態(tài)電流、低壓差和寬輸入電壓范圍特性，因此電源管理效率更高。集成的 LDO在1 kHz至10 kHz 范圍內(nèi)的 PSRR（電源抑制比）性能高達(dá)65 dB，輸出噪聲低至80 μV/rms，適合為敏感的模擬電路供電。

ADP5034和 ADP5024降壓調(diào)節(jié)器/LDO 是靈活的高集成度電源管理器件，其應(yīng)用包括 USB 供電的便攜式設(shè)備、手持式醫(yī)療產(chǎn)品以及用于處理器、ASIC、FPGA、RF 芯片組的多電壓電源應(yīng)用。在這些器件中，各降壓調(diào)節(jié)器和 LDO 都有專門的使能引腳，并且所有四路調(diào)節(jié)器輸出都支持可調(diào)輸出電壓，利用外部電阻分壓器網(wǎng)絡(luò)可以輕松設(shè)置輸出電壓。設(shè)計(jì)人員可以輕松快捷地調(diào)整 ADP5034和 ADP5024以適應(yīng)不同的輸出電壓要求，從而縮短設(shè)計(jì)時(shí)間，加快產(chǎn)品上市。ADP5034和 ADP5024的額定結(jié)溫范圍為-40°C至125°C，冰均采用24引腳4 mm × 4 mm LFCSP 封裝。

ADP5034和 ADP5024降壓調(diào)節(jié)器/LDO 的主要特性和優(yōu)勢

兩個(gè)高效率1.2 A 降壓調(diào)節(jié)器提供可調(diào)或固定的輸出電壓，適合用來提供處理器系統(tǒng)的內(nèi)核電壓和I/O 電壓。
兩個(gè)300 mA LDO (ADP5034)提供可調(diào)或固定的輸出電壓選項(xiàng)，適用于低噪聲模擬電路。
調(diào)節(jié)器初始精度為±1%，適合為低噪聲模擬電路供電，并且支持要求高可靠性和嚴(yán)格的線路、負(fù)載、溫度電壓調(diào)整率的處理器和 FPGA 電源負(fù)載。
降壓調(diào)節(jié)器峰值效率高達(dá)96%，可提高系統(tǒng)電源效率并減少散熱。
輸出電壓可在工廠編程設(shè)置或在外部調(diào)整，提供極大的設(shè)計(jì)靈活性。
供貨、報(bào)價(jià)與配套產(chǎn)品

產(chǎn)品? 樣片供貨? 全面量產(chǎn)? 千片訂量報(bào)價(jià)? 封裝?
ADP5024現(xiàn)在 2011年8月 $1.79/片 4mm x4 mm
24引腳 LFCSP
ADP5034現(xiàn)在 現(xiàn)在 $1.99/片 4mm x4 mm
24引腳 LFCSP
ADP5024-1-EVALZ -- 現(xiàn)在 $100.00/片 --
ADP5034-1-EVALZ -- 現(xiàn)在 $100.00/片 --

其他可以配合ADP5034和ADP5024調(diào)節(jié)器使用的產(chǎn)品包括 ADI 公司的 SHARC? 和Blackfin? 處理器以及 ADF7023? 和 ADF7020 收發(fā)器。