?邊緣端點(diǎn)與區(qū)域合并 - 基于SoPC的邊緣圖像連通區(qū)域標(biāo)記的算法

　　僅用8鄰域搜索連通區(qū)，往往得到的連通區(qū)域并不完整，連通性不好。圖2(a)中，右半部分是圓形左下局部放大圖。當(dāng)按逆時(shí)針?biāo)阉鞯綀D中圓圈標(biāo)識(shí)的“11”時(shí)，在其8鄰域內(nèi)沒有新的目標(biāo)點(diǎn)，因此也就和區(qū)域“15”斷開了。當(dāng)搜索到某個(gè)目標(biāo)點(diǎn)時(shí)，其8鄰域內(nèi)沒有新的目標(biāo)點(diǎn)，則該點(diǎn)就是邊緣的“末端”。一個(gè)區(qū)域可能有多個(gè)末端。

　　在圖2(b)中，右半部分是“米”字中心局部放大圖。圖中圓圈標(biāo)識(shí)的“4”點(diǎn)，其8鄰域內(nèi)有新的目標(biāo)點(diǎn)(左下點(diǎn))，但最近的“3”點(diǎn)并不在其鄰域內(nèi)，因此兩個(gè)連通區(qū)斷開。對(duì)于單個(gè)像素寬的邊緣圖像，其走向基本一致;而走向改變較大的點(diǎn)，就是圖形的“拐點(diǎn)”，此時(shí)容易出現(xiàn)區(qū)域斷開的現(xiàn)象。

?

?

　　圖1中，假設(shè)三個(gè)目標(biāo)點(diǎn)的傳遞順序是P0到P5，P5再到P02，則P5就是走向拐點(diǎn)。

　　要改善連通性，可以增大搜索范圍，如增大到7×7范圍。這樣雖然在一定程度上改善了連通性，但是會(huì)引入更多的干擾點(diǎn)。而本文的思路是：首先按照上述8方向鄰域生長(zhǎng)算法搜索連通區(qū)域，同時(shí)記錄邊緣“端點(diǎn)”，然后通過比較各個(gè)區(qū)域的端點(diǎn)，將端點(diǎn)較近的兩個(gè)區(qū)域合并。結(jié)合前文的分析，本文認(rèn)為邊緣端點(diǎn)包括3類：區(qū)域起點(diǎn);邊緣末端;邊緣拐點(diǎn)。這樣得到的端點(diǎn)個(gè)數(shù)少，包含了絕大部分的“斷點(diǎn)”。通過不斷比較各個(gè)區(qū)域的端點(diǎn)，相近則將區(qū)域合并，最終得到合并后的標(biāo)記圖像。

　　該方法實(shí)質(zhì)上是在小尺度內(nèi)搜索連通區(qū)，并利用得到的邊緣端點(diǎn)在大尺度內(nèi)進(jìn)行區(qū)域合并，既不引入更多的雜點(diǎn)，又改善了標(biāo)記圖像的連通性，并在保證區(qū)域合并正確率的同時(shí)，提高了合并效率。

　　2 區(qū)域標(biāo)記及合并的SoPC實(shí)現(xiàn)

　　本文以FPGA為核心，利用SoPC技術(shù)，實(shí)現(xiàn)了對(duì)320×240圖像的8方向生長(zhǎng)連通區(qū)域標(biāo)記。系統(tǒng)使用FPGA邏輯硬件進(jìn)行邊緣檢測(cè)[3]，使用NiosII軟核處理器進(jìn)行連通區(qū)域標(biāo)記，用Avalon總線將兩者結(jié)合起來，實(shí)現(xiàn)了硬件加速，軟硬件協(xié)同工作，既提高了實(shí)時(shí)性又保證了靈活性。

　　2.1 SoPC系統(tǒng)的結(jié)構(gòu)設(shè)計(jì)

　　系統(tǒng)結(jié)構(gòu)圖如圖3所示，主要模塊的功能簡(jiǎn)述如下：

　　(1)NiosII CPU模塊。該模塊是整個(gè)系統(tǒng)運(yùn)算和調(diào)度的中心，完成系統(tǒng)工作流程的控制;圖像處理中區(qū)域標(biāo)記和區(qū)域合并算法的實(shí)現(xiàn);圖形用戶接口(GUI)的實(shí)現(xiàn)。

　　(2)Image模塊。圖像采集部分負(fù)責(zé)按照320×240大小采集攝像頭的數(shù)據(jù)，由DMA控制器通過Avalon總線將原始圖像數(shù)據(jù)存儲(chǔ)到DDR SDRAM中。邊緣檢測(cè)部分同步地將原始圖像數(shù)據(jù)邊緣化，生成邊緣圖像數(shù)據(jù)，并通過DMA控制器和Avalon總線存儲(chǔ)到DDR SDRAM中。

　　(3)Display模塊。負(fù)責(zé)驅(qū)動(dòng)LCD液晶顯示屏顯示原始圖像、標(biāo)記圖像以及處理信息。

?