如何使用S2SPICE來(lái)優(yōu)化PDN的電感

1 為什么要優(yōu)化電源網(wǎng)絡(luò)? ?

在電源完整性方面，由于電源電壓越來(lái)越低，而電流需求卻越來(lái)越高，因此電源傳輸網(wǎng)絡(luò)（PDN）的設(shè)計(jì)變得非常重要，因?yàn)橐粋€(gè)微小的電壓噪聲就會(huì)導(dǎo)致系統(tǒng)無(wú)法正常工作。另外，PDN 阻抗設(shè)計(jì)不足也會(huì)影響信號(hào)的完整性。在當(dāng)前的電子產(chǎn)品中，為了確保良好的 PDN 設(shè)計(jì)，工程師們使用了大量去耦電容器來(lái)保證電源完整性，這些電容器在 PCB 和封裝中占據(jù)了大量位置。如何優(yōu)化電容的位置和數(shù)量是工程師們經(jīng)常面臨的問(wèn)題。

業(yè)界有很多關(guān)于去耦電容位置，容值以及數(shù)量?jī)?yōu)化相關(guān)的論文，但總體看來(lái)，論文的理論對(duì)于工程的幫助很有限，因其經(jīng)常需要多次的3D Full wave仿真進(jìn)行迭代和優(yōu)化，對(duì)仿真時(shí)間，以及資源需求較多，因此對(duì)于工程的幫助有限。各大EDA公司也有相應(yīng)的一些去耦電容優(yōu)化方案，這些EDA公司所出的方案經(jīng)常是基于仿真一次所獲得的S參數(shù)進(jìn)行優(yōu)化，這樣做的好處是優(yōu)化速度快。但此等操作也有其弊端，類(lèi)似陷入局部最優(yōu)解，解的隨機(jī)性等等，但最重要的原因是，這些優(yōu)化方式都是基于目標(biāo)阻抗進(jìn)行的。通常目標(biāo)阻抗的定義為：

其中Vdd是供電電壓，Imax和Imin分別是最大和最小工作電流，tolerance是指器件在正常工作時(shí)所能承受的最大電壓的變化比例，比如說(shuō)5%。而且目標(biāo)阻抗的定義實(shí)際上是有很多假設(shè)在里面的，這個(gè)目標(biāo)阻抗并不能完美的描述時(shí)域噪聲，類(lèi)似SSN, Voltage Droop產(chǎn)生的機(jī)理， 它只是工程上一個(gè)很簡(jiǎn)單的估算公式，所用的假設(shè)是PDN是一個(gè)純電阻，但事實(shí)上PDN 網(wǎng)絡(luò)設(shè)計(jì)中最重要的挑戰(zhàn)是電源分配網(wǎng)絡(luò)所產(chǎn)生的電感，其主要是由電流回路路徑而引起的，電感的阻抗會(huì)隨頻率升高而升高，過(guò)高的阻抗將會(huì)引起過(guò)大的電源噪聲，并且電感可以與電源網(wǎng)絡(luò)的寄生電容一起產(chǎn)生諧振，因此我們經(jīng)常需要加入大量的電容來(lái)對(duì)阻抗曲線(xiàn)進(jìn)行優(yōu)化。?? ?

2 使用S2SPICE來(lái)優(yōu)化PDN的電感

2.1 使用S2SPICE來(lái)抽取PDN的具有物理意義的等效電路?

如果我們可以確定電流回路路徑，那么對(duì)于PDN的設(shè)計(jì)來(lái)說(shuō)，就可以對(duì)其電流回路路徑進(jìn)行優(yōu)化，通過(guò)降低電流回路路徑的距離來(lái)降低電感。遺憾的是，由于PCB設(shè)計(jì)的復(fù)雜性，工程師很難通過(guò)版圖來(lái)確定電流回路路徑，往往需要大量的仿真來(lái)對(duì)電流回路路徑進(jìn)行確認(rèn)。

現(xiàn)在業(yè)界有一款特色的小工具，S2SPICE，其提出了一種對(duì)于PDN優(yōu)化的新思路，能夠基于PDN的S參數(shù)生成其對(duì)應(yīng)的具有物理意義的等效電路，這個(gè)提取的等效電路不僅可以用作全通路PDN時(shí)域瞬態(tài)仿真，而且提供了評(píng)估和優(yōu)化PDN阻抗的一個(gè)新思路和新工具。S2SPICE提取的是一個(gè)典型的具有物理意義等效電路，如圖1所示：

?? ? 圖1：電源網(wǎng)絡(luò)的具有物理意義的等效電路

圖1展示了不帶有去耦電容的PDN等效電路網(wǎng)絡(luò)，其中Power A/B代表不同電源域的等效電路，P1…Pn?代表PDN仿真時(shí)的每個(gè)端口。它們可以是IC負(fù)載的電源端口，VRM的輸出端口，或去耦電容的端口。該軟件可以從PDN的S參數(shù)中提取出每個(gè)端口處的電阻以及電感。從剛剛的分析中，我們得知PDN的寄生電感對(duì)于PDN優(yōu)化的重要性。因此，該軟件還集成了對(duì)于R map以及L map的顯示，可以輕松知道每個(gè)端口處的電感的大小以及其影響，以及最大最小的R, L。對(duì)于IC負(fù)載的電源端口來(lái)說(shuō)，其相應(yīng)的電感決定了PCB PDN對(duì)這個(gè)負(fù)載所能提供的最小阻抗的極限值，也就是決定了PCB層級(jí)下的PDN網(wǎng)絡(luò)的有效性；對(duì)于去耦電容端口來(lái)說(shuō)，其對(duì)應(yīng)的電感決定了這個(gè)去耦電容阻抗的大小，也就是決定了去耦電容的有效性。

圖 2 L map?? ?

圖 3 R map

2.2 優(yōu)化PDN的電感? ?

端口處電感的大小是PDN優(yōu)化的一個(gè)重要指標(biāo) 1：SI/PI工程師可以通過(guò)該結(jié)果來(lái)對(duì)封裝的ball map或者IC 的bump map進(jìn)行重新布局，對(duì)電源和地pin腳的數(shù)量和位置排布進(jìn)行優(yōu)化，使較為重要的電源可以有較低的電感。 2：工程師可以通過(guò)端口的電感大小來(lái)決定在該端口附近所添加的電容類(lèi)型，數(shù)量，大小等；也可以對(duì)電容處的過(guò)孔放置以及數(shù)量進(jìn)行優(yōu)化，越小的端口處的電感可以使電容更具有效性，因?yàn)榉胖秒娙菟鶐?lái)的寄生電感ESL會(huì)和端口處的電感進(jìn)行并聯(lián)，因此減少端口處的電感以及可以減少電容所帶來(lái)的寄生電感。 為此，我們準(zhǔn)備了一個(gè)簡(jiǎn)單的電容過(guò)孔優(yōu)化案例作為示例。案例如圖4-1，原有的版圖設(shè)計(jì)將電容的地過(guò)孔放置于電容負(fù)極下方，距離電容pad較遠(yuǎn)，并且兩個(gè)電容共用同一個(gè)地過(guò)孔，還用了很細(xì)的線(xiàn)進(jìn)行連接，這種的連接方式并不友好，我們對(duì)原有電容處的地過(guò)孔進(jìn)行了優(yōu)化，在C2和C11電容負(fù)極pad處各自加入了兩個(gè)地過(guò)孔，在C3和C12電容負(fù)極pad處各自加入了一個(gè)地過(guò)孔。 先對(duì)案例原始設(shè)計(jì)進(jìn)行仿真，一共17個(gè)端口，其中電容C2, C3, C11, C12分別對(duì)應(yīng)第8,9,16,17個(gè)端口。仿真結(jié)果如由圖5所示，端口8,9,16,17處的電感分別為2.631nH , 1.991nH, 2.22nH，1.45nH。? ?? ? ?

圖5 仿真結(jié)果 – 優(yōu)化前各個(gè)端口處的電感圖

? ?? 圖4 -1 原有的電源網(wǎng)絡(luò)版圖設(shè)計(jì) ?

圖4 -2 優(yōu)化后的電源網(wǎng)絡(luò)版圖設(shè)計(jì) 對(duì)優(yōu)化后的設(shè)計(jì)進(jìn)行再次仿真，結(jié)果如圖6 所示，可以看到紅色框標(biāo)注port8（C2），port9（C3），port16 (C11) 以及 port17 (C12)處的電感比圖4中的電感小了很多。 ? ?

圖6 仿真結(jié)果 – 優(yōu)化后各個(gè)端口處的電感圖 對(duì)比優(yōu)化前后的結(jié)果，可以看到比較差的幾個(gè)端口電感均有明顯改善。

?

?

此案例只是為了說(shuō)明這種分析和優(yōu)化的方法，實(shí)際的工程案例中，問(wèn)題會(huì)更加復(fù)雜，要考慮的因素也更多，但是其原理基本相通 ，S2Spice可以幫助工程師快速定位問(wèn)題，從而解決問(wèn)題。

3 使用S2SPICE所提取的物理等效電路的限制??

3.1 PCB和封裝級(jí)的阻抗參數(shù)分析??

S2SPICE所提取的具有物理意義的等效電路對(duì)PDN網(wǎng)絡(luò)的分布式諧振無(wú)法進(jìn)行處理，如圖7-1所示。也就是該等效電路對(duì)于不考慮高頻諧振的情況較為友好。而且大部分的板級(jí)PCB，并不是需要考慮特別高的頻率，因?yàn)楸容^高的頻率的PDN，它的噪聲是由封裝和芯片上的電容來(lái)決定的，那么到了PCB板級(jí)這邊，那我們的頻率并不需要那么高；再一個(gè)，即使對(duì)于封裝級(jí)，因封裝的尺寸也一般較小，其PDN結(jié)構(gòu)（不含電容）的阻抗曲線(xiàn)一般在2GHz以?xún)?nèi)只有一個(gè)諧振點(diǎn)甚至一個(gè)諧振點(diǎn)都沒(méi)有，因此該諧振點(diǎn)較高，也可以用S2SPICE所提取的具有物理意義的等效電路來(lái)很好的描述，如圖7-2所示。?? ? ? ? ? ? ?

圖7-1：一階RLC等效電路阻抗曲線(xiàn)

圖7-2：封裝級(jí)阻抗曲線(xiàn)

抽取具有物理意義的等效電路只是S2SPICE中的一個(gè)功能，如果用戶(hù)對(duì)高頻的分布式諧振信息也很關(guān)注，S2SPICE也提供了傳統(tǒng)的矢量擬合的方法，也能處理大規(guī)模，大數(shù)量端口的擬合。

3.2 全通路時(shí)域瞬態(tài)仿真驗(yàn)證??

PDN仿真除了頻域阻抗的仿真，最重要的一環(huán)是全通路的時(shí)域瞬態(tài)仿真。在工程實(shí)踐中，一般不直接使用S參數(shù)來(lái)做時(shí)域的瞬態(tài)仿真，因?yàn)橥ǔ?huì)遇到不收斂的問(wèn)題，使用S2SPICE提取的具有物理意義的等效電路可以有效的解決不收斂的情況。但是，S參數(shù)轉(zhuǎn)換成Spice模型的過(guò)程中，市場(chǎng)上的軟件很容易產(chǎn)生精度丟失。基于以上介紹，S2Spice在算法上做了很多創(chuàng)新，完美的解決了這個(gè)問(wèn)題。

接下來(lái)，我們用一個(gè)實(shí)際案例來(lái)對(duì)比一下使用S2Spice所提取出來(lái)的等效電路和直接使用頻域S參數(shù)來(lái)進(jìn)行時(shí)域仿真的結(jié)果，驗(yàn)證其精度和準(zhǔn)確度。

因?yàn)槲覀兪且粋€(gè)封裝級(jí)別的S參數(shù)，為保證結(jié)果的通用性，特意加入了板級(jí)等效電路，芯片級(jí)的CPM模型，我們選取的上升沿TR = 20ns，如圖8所示。根據(jù)下列的公式和表格，其大致對(duì)應(yīng)的step load bandwidth為39.8MHz來(lái)進(jìn)行Voltage Droop分析。? ? ??

?

?

?

圖8-1：?Voltage droop仿真設(shè)置 ???

圖8 -2：阻抗曲線(xiàn)比對(duì)? ?? ? ? ?

??? ? ???

圖9：First Droop 和Second Droop 對(duì)比

該對(duì)比結(jié)果證明了S2Spice產(chǎn)生的等效電路的準(zhǔn)確性，不論是從頻域或者時(shí)域出發(fā)，均證明了其結(jié)果的有效性。

3.3 S2SPICE其他功能? ?

S2SPICE不僅可以進(jìn)行模型轉(zhuǎn)換，也集成了S參數(shù)常用的處理功能，可以支持?jǐn)?shù)據(jù)的前處理，數(shù)據(jù)對(duì)比，以及數(shù)據(jù)后處理，直接查看結(jié)果，無(wú)需導(dǎo)出S參數(shù)用其他工具查看阻抗曲線(xiàn)對(duì)比。

集成了多種數(shù)據(jù)前處理模式：包含刪選頻段，端口刪減排序，重采樣，重歸一化等

集成了數(shù)據(jù)的后處理模式，可以直接看到S,Y,Z并對(duì)其做端口刪減排序，短路檢查，導(dǎo)出文件等操作，一站式服務(wù)

還集成了專(zhuān)門(mén)開(kāi)發(fā)了可以抽取具體物理意義等效模型的算法以及對(duì)特殊部分進(jìn)行精度強(qiáng)化的算法

審核編輯：黃飛

?