每片DDR2存儲(chǔ)器的容量為1Gb，兩片DDR2芯片組合，得到總?cè)萘繛?Gb。單DDR2存儲(chǔ)器為16bit，兩片存儲(chǔ)器共用控制線和地址線，數(shù)據(jù)線并列，即組成了32位的2Gb存儲(chǔ)模組。
2020-08-21 15:09:00
5493 
描述Arduino DUE SODIMM（DDR2 規(guī)格）DDR2 SODIMM 封裝中的 Arduino DUE
2022-09-13 06:46:33
如圖中，ARM的DDR2接口與DDR2數(shù)據(jù)接口為什么不是D0對(duì)D0....D15對(duì)D14呢？在RK的平板方案中也見(jiàn)過(guò)這種接法，想問(wèn)一下這樣的話處理器是如何傳數(shù)據(jù)的？
2022-04-20 09:34:41
我想用s3c2450外接128MB的DDR2內(nèi)存，就是說(shuō)用兩片64MB的DDR2拼一下。 請(qǐng)問(wèn)高手應(yīng)該怎樣連接？ 謝謝
2022-06-22 12:01:49
我在XPS中進(jìn)行硬件設(shè)計(jì)時(shí)添加了DDR2 ip內(nèi)核，因?yàn)榇a很大而導(dǎo)致內(nèi)存錯(cuò)誤。但在未來(lái)的計(jì)劃中，我遇到了布局錯(cuò)誤。我已將ddr2包裝器的ucf文件復(fù)制粘貼到system.ucf文件中以消除一些錯(cuò)誤
2020-06-18 10:36:34
嗨，DDR2內(nèi)存型號(hào)的最低頻率是多少？我們可以嘗試低于125 Mhz的DDR2內(nèi)存型號(hào)嗎？問(wèn)候 - sampath
2020-05-27 09:24:15
從上表可以看出，在同等核心頻率下，DDR2的實(shí)際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)存擁有兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的4BIT預(yù)讀取能力。
2019-08-08 07:11:44
1、 在讀數(shù)據(jù)時(shí)，打開(kāi)主控端的ODT，關(guān)閉DDR2端的 ODT；而在寫數(shù)據(jù)時(shí)，則相反；數(shù)據(jù)線空閑時(shí)，則關(guān)閉兩端的ODT。2、 對(duì)于DDR2 800，設(shè)置寄存器，使主控端和DDR2端的ODT阻值為50
2019-05-30 08:10:00
DDR2時(shí)鐘線走線規(guī)則a)時(shí)鐘線包括MEM_CLKOUT#0、MEM_CLKOUT0、MEM_CLKOUT#1、MEM_CLKOUT1，MEM_CLKOUT#2、MEM_CLKOUT2
2015-02-03 14:13:44
本次設(shè)計(jì)中CPU的封裝為BGA844-SOC-Y，DDR2的封裝為FBGA84，DDR2的控制總線采用星形連接，使用的PCB軟件為AltiumDesigner10
2019-07-30 06:29:28
DDR2設(shè)計(jì)原理 DDR2 designBasic knowledge? Source Sync Bus Analysis? On-Die Terminations (ODT)? Slew Rate
2009-11-19 09:59:04
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?
2021-03-12 06:22:08
求一DDR2接口設(shè)計(jì)代碼
2013-04-24 10:00:36
[size=14.3999996185303px]我有個(gè)ARM的板子，DDR2和NAND的數(shù)據(jù)線是復(fù)用的，這樣PCB走線的時(shí)候，除了原來(lái)DDR2高速信號(hào)走線阻抗和等長(zhǎng)以外，還需要特別注意什么嗎。NAND的線長(zhǎng)是不是不算入DDR2總的線長(zhǎng)中。
2016-10-10 17:09:28
本帖最后由 芯航線跑堂 于 2016-12-19 00:25 編輯
AC6102 DDR2測(cè)試工程本文檔介紹AC6102上DDR2存儲(chǔ)器基于Verilog代碼的測(cè)試過(guò)程。AC6102上使用了2
2016-12-15 14:43:40
最近在做ddr2方面的東西，需要仿真ddr2，可是一直沒(méi)有頭緒。xx_example_top_tb仿真不知道是對(duì)是錯(cuò)，網(wǎng)上說(shuō)的外掛美光ddr2 模型的仿真方法，沒(méi)有具體講解。哪位大蝦能夠指點(diǎn)一二哇，不甚感激!
2016-06-29 15:50:28
DR2與DDR有哪些區(qū)別？DDR3與DDR2的區(qū)別是什么？
2021-10-26 06:15:07
大家好，我們可以在這里討論使用DDR2 / DDR3內(nèi)存與FIFO（我的好奇心）的差異/優(yōu)點(diǎn)/缺點(diǎn)。以上來(lái)自于谷歌翻譯以下為原文Hi All, Can we discuss here
2019-02-14 06:14:38
本次發(fā)布 Gowin DDR2 Memory Interface IP 參考設(shè)計(jì)及 IP CoreGenerator 支持調(diào)用 Gowin DDR2 Memory Interface IP
2022-10-08 07:25:25
Gowin DDR2 Memory Interface IP用戶指南主要內(nèi)容包括 IP 的結(jié)構(gòu)與功能描述、端口說(shuō)明、時(shí)序說(shuō)明、配置調(diào)用、參考設(shè)計(jì)等。主要用于幫助用戶快速了解 Gowin DDR2 Memory Interface IP 的產(chǎn)品特性、特點(diǎn)及使用方法。
2022-10-08 07:08:19
IBIS Models for DDR2 Analysis 仿真
2012-03-16 16:52:07
TI專家、各位朋友：
??????? 目前在用一個(gè)OMAPL138的板子，板子是自己設(shè)計(jì)的，DDR2是ISSI的 IS43DR16640A，大小為64M*16bit，我在GEL中配置的它。測(cè)試的時(shí)候
2018-06-21 03:36:51
有人用Xilinx ISE的mig生成ddr2，然后進(jìn)行調(diào)試的嗎？如果選擇了內(nèi)含pll，頂層時(shí)鐘怎么連接
2014-09-15 19:14:41
[資訊] DRAM挺過(guò)7月 有望旺到后年動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）價(jià)格年初以來(lái)維持強(qiáng)勢(shì)，但封測(cè)廠強(qiáng)調(diào)，7月?tīng)柋剡_(dá)新增產(chǎn)能是否可以去化是重要觀察期，一旦能順利消化，DRAM產(chǎn)業(yè)榮景將能持續(xù)到明、后年
2010-05-10 10:51:03
; is not a bus or arrayError (12014): Net "DDR2:DDR2U|mem_dq[15]", which fans out to "DDR2
2014-03-18 19:55:04
quartus ii 調(diào)用DDR2 IP核時(shí)無(wú)法生成 （ 已經(jīng)完成破解獲得ddr2的license）
2017-02-07 17:29:25
在DDR2 MIG的使用時(shí)，想把DDR2封裝成一個(gè)FIFO使用，但是有些問(wèn)題不是太明白。在MIG的User Interface接口中，提供給控制器的數(shù)據(jù)是上升沿和下降沿的拼接，一個(gè)周期提供兩個(gè)數(shù)據(jù)到
2015-03-29 18:41:43
1、從工作平率上說(shuō)：首先接口就全部不同 電壓不同 頻率的計(jì)算方法不同 SDR的頻率就是外頻 133=133 DDR的頻率就是外頻的2倍 133=266 DDR2的頻率就是外頻的4倍 133=533
2014-12-30 14:35:58
1、從工作平率上說(shuō)：首先接口就全部不同 電壓不同 頻率的計(jì)算方法不同 SDR的頻率就是外頻 133=133 DDR的頻率就是外頻的2倍 133=266 DDR2的頻率就是外頻的4倍 133=533
2014-12-30 14:36:44
本文和設(shè)計(jì)代碼由FPGA愛(ài)好者小梅哥編寫，未經(jīng)作者許可，本文僅允許網(wǎng)絡(luò)論壇復(fù)制轉(zhuǎn)載，且轉(zhuǎn)載時(shí)請(qǐng)標(biāo)明原作者。Altera DDR2控制器使用IP的方式實(shí)現(xiàn)，一般很少自己寫控制器代碼。ddr
2020-02-25 18:33:00
1. 嵌入式的內(nèi)存內(nèi)存的發(fā)展從DRAM到廣泛使用的SDRAM，到之后一代的DDR（或稱DDR1），然后是DDR2和DDR3進(jìn)入大眾市場(chǎng)，2015年開(kāi)始DDR4進(jìn)入消費(fèi)市場(chǎng)。單片機(jī)領(lǐng)域中，使用較多
2021-12-17 07:44:44
Self-Refresh功能），達(dá)到省電目的。 3.容量更大：更多的Bank數(shù)量，依照J(rèn)EDEC標(biāo)準(zhǔn)，DDR2應(yīng)可出到單位元元4Gb的容量（亦即單條模塊可到8GB），但目前許多DRAM廠商的規(guī)劃，DDR2生產(chǎn)
2011-12-13 11:29:47
與DDR2供給吃緊帶動(dòng)整體平均售價(jià)上揚(yáng)。而在整體DRAM廠DRAM營(yíng)收排行中(包含代工)，2006年第二季仍以三星(Samsung)居首，市占率高達(dá)24.8%，其次為由英飛凌(Infineon)所獨(dú)立出來(lái)
2008-05-26 14:43:30
最近在設(shè)計(jì)一個(gè)需要連接DDR2 SDRAM的FPGA小系統(tǒng)，由于是第一次在使用SDRAM，在硬件連接時(shí)就遇到一個(gè)很糾結(jié)的問(wèn)題——引腳的連接。看了幾種參考設(shè)計(jì)，發(fā)現(xiàn)有兩種說(shuō)法：1、DDR2的數(shù)據(jù)（DQ
2017-09-25 17:51:50
小弟最近使用DDR2的IP核的時(shí)候，發(fā)現(xiàn)在新建完成的時(shí)候有個(gè)警告：ddr2_pht.v exit but should have been created by IPToolbench。正是這個(gè)警告
2017-03-09 22:50:15
在與SDRAM相同的總線時(shí)鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說(shuō)，在同樣100MHz
2011-05-03 11:31:09
Xilinx公司發(fā)布的SP6,V6系列的FPGA中的DDR2的IP核是一大改變。它由原來(lái)的軟核變?yōu)榱擞埠?，此舉讓開(kāi)發(fā)DDR2變的簡(jiǎn)單，因?yàn)椴恍枰嗟臅r(shí)序調(diào)試，當(dāng)然也帶來(lái)了麻煩，這是因?yàn)楫?dāng)DDR2
2015-03-16 20:21:26
嗨！我正在尋找Spartan-3A / 3ANFPGA入門KitBoard用戶指南（UG334）。具體來(lái)說(shuō)第13章：DDR2 SDRAM和我不明白如何使用DDR2 SDRAM，因?yàn)槔邕@個(gè)內(nèi)存
2019-07-31 06:18:10
GPM模型在DDR2設(shè)計(jì)中的應(yīng)用是什么？
2021-05-26 06:11:13
你好我正在使用atlys主板，我必須在spartan-6上實(shí)現(xiàn)ddr2（MT47H64M16-25E）接口，...通過(guò)使用MIG及其示例設(shè)計(jì)，在模擬中一切正常....通過(guò)注意ddr2接口，例如
2019-10-28 07:46:43
你好 ！ 我想設(shè)計(jì)一個(gè)框架，我們想出的設(shè)計(jì)具有以下特點(diǎn)： 1：DDR3（MT47H64M16HR-3 ofmicron inc。） 2：USB 但我不知道如何設(shè)計(jì)DDR2原理圖，而且我還沒(méi)有找到關(guān)于
2019-09-06 07:55:42
我生成了DDR2設(shè)計(jì)但是當(dāng)我在硬件上運(yùn)行它時(shí)，led_error輸出總是很高，表明讀回失敗。為了縮小問(wèn)題范圍，我需要查看接口中的總線傳輸，但是當(dāng)我嘗試將chipcope信號(hào)掛鉤到DDR2總線實(shí)現(xiàn)失敗
2019-05-10 14:25:23
，DRAM合約價(jià)也在淡季明顯上漲。6月價(jià)格預(yù)期再調(diào)漲5%據(jù)業(yè)者表示，PC DRAM合約價(jià)在第一季大漲36%后，韓系DRAM廠在4月再度全面調(diào)漲第二季合約價(jià)，其中，4GB DDR3/DDR4模組合約價(jià)大漲
2017-06-13 15:03:01
DDR2控制和FPGA實(shí)現(xiàn)
2015-07-21 19:28:14
求四片DDR2的例子，非常感謝
2014-07-14 16:33:45
本文概括闡述了DRAM 的概念，及介紹了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。
2021-04-20 06:30:52
求指導(dǎo)，ddr2尾地址如何計(jì)算？
2012-05-31 22:47:25
DDR,DDR2,DDR3,DDR4,LPDDR區(qū)別文所有權(quán)歸作者Aircity所有1什么是DDRDDR是Double Data Rate的縮寫，即“雙比特翻轉(zhuǎn)”。DDR是一種技術(shù)，中國(guó)大陸工程師
2021-09-14 09:04:30
使用CCS5.4 對(duì)EVMDM8168 DDR2 進(jìn)行測(cè)試，測(cè)試結(jié)果為
第一次測(cè)試
Error at 8d033180
FAIL... error code 32... quitting
第二次
2018-06-21 11:49:55
下降的缺陷（甚至于DDR/DDR2又有著不支持單一地址訪問(wèn)的限制，分別至少2/4個(gè)地址同時(shí)訪問(wèn)）。但是，速度是王道，容量也是它的優(yōu)勢(shì)，這些特點(diǎn)是其它任何易失存儲(chǔ)器無(wú)法媲美的，也是它存在的唯一理由
2014-12-30 15:22:49
我們知道ddr2有速度等級(jí)和存儲(chǔ)量大小之分。在用altera FPGA設(shè)計(jì)的時(shí)候調(diào)用IP核到底該怎樣選擇ddr2呢？比如說(shuō)640*480*8bit@60hz的視頻信號(hào)，該選擇什么ddr2呢？怎么計(jì)算
2018-01-31 11:00:13
將數(shù)據(jù)發(fā)送，接收再存儲(chǔ)入DDR2，再將數(shù)據(jù)以燈的形式顯示出來(lái)，燈型數(shù)據(jù)不對(duì)。自己實(shí)在找不到錯(cuò)誤如果不存入DDR2，直接接收數(shù)據(jù)顯示，一切正常，加上DDR2之后，從DDR2讀取就無(wú)法正常顯示觀察燈型
2018-08-10 11:24:19
如何操作才能使得ddr2降頻，是更換晶振還是操作寄存器呢？pll2是產(chǎn)生ddr2的clk，但是手冊(cè)上說(shuō)明clk=clkin2*20/2.說(shuō)明軟件是改不了的嗎？
2018-08-02 09:10:45
FPGA與DDR2存儲(chǔ)器接口DDR2控制器的設(shè)計(jì)原理是什么？DDR2控制器的應(yīng)用有哪些？
2021-04-30 06:28:13
發(fā)展而來(lái)的，能夠在時(shí)鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線時(shí)鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR
2019-05-31 05:00:05
FeaturesThe Agilent W2630 Series DDR2 BGA probes for logic analyzers and oscilloscopes enable
2010-08-01 12:14:42
6 DDR2名詞解釋
DDR2的定義：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)
2009-04-26 18:02:221186 
DDR2內(nèi)存?zhèn)鬏敇?biāo)準(zhǔn) DDR2可以看作是DDR技術(shù)標(biāo)準(zhǔn)的一種升級(jí)和擴(kuò)展：DDR的核心頻率與時(shí)鐘頻率相等，但數(shù)據(jù)頻率為時(shí)鐘頻率的兩倍，也
2009-04-26 18:05:40786 
什么是DDR2 SDRAM
DDR2的定義：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技
2009-12-17 11:17:59623 DDR2的定義：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不
2009-12-17 16:26:19731 DDR2內(nèi)存?zhèn)鬏敇?biāo)準(zhǔn)
DDR2可以看作是DDR技術(shù)標(biāo)準(zhǔn)的一種升級(jí)和擴(kuò)展：DDR的核心頻率與時(shí)鐘頻率相等，但數(shù)據(jù)頻率為時(shí)鐘頻率的兩倍，也就是說(shuō)在一個(gè)時(shí)鐘周期內(nèi)必須傳輸
2009-12-24 14:53:28621 DDR2傳輸標(biāo)準(zhǔn)
DDR2可以看作是DDR技術(shù)標(biāo)準(zhǔn)的一種升級(jí)和擴(kuò)展：DDR的核心頻率與時(shí)鐘頻率相等，但數(shù)據(jù)頻率為時(shí)鐘頻率的兩倍，也就是說(shuō)在一個(gè)時(shí)鐘周期內(nèi)必須傳輸兩次
2009-12-25 14:12:57434 臺(tái)灣DRAM廠商大舉轉(zhuǎn)產(chǎn)DDR3
2010年P(guān)C主流內(nèi)存標(biāo)準(zhǔn)從DDR2向DDR3的轉(zhuǎn)換正在逐步成為現(xiàn)實(shí)。據(jù)臺(tái)灣媒體報(bào)道，由于下游廠商的DDR2訂單量近期出現(xiàn)急劇下滑，多家臺(tái)系DRAM芯片
2010-01-18 09:25:13602 廠商采取搭售策略 挽回DDR2銷售頹勢(shì)
全球DRAM市場(chǎng)正加速進(jìn)行世代交替，DDR3芯片因缺貨使得價(jià)格持續(xù)上漲，DDR2價(jià)格卻嚴(yán)重下跌，且累積庫(kù)存越來(lái)越多，近期韓系DRAM大
2010-01-20 09:24:18668 DDR2芯片價(jià)格有望在下半年超過(guò)DDR3
報(bào)道，威剛主席Simon Chen今天表示，隨著DRAM制造商把重點(diǎn)放在DDR3芯片生產(chǎn)上，DDR2芯片的出貨量將開(kāi)始減少，其價(jià)格有望在今年下半
2010-02-05 09:56:18955 DDR2,DDR2是什么意思
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開(kāi)發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)
2010-03-24 16:06:361381 金士頓：DDR2/DDR3價(jià)格可能會(huì)繼續(xù)上漲
據(jù)報(bào)道，存儲(chǔ)大廠金士頓亞太地區(qū)副總裁Scott Chen近日表示，雖然1Gb DDR2/DDR3的芯片價(jià)格已經(jīng)超過(guò)了3美元大關(guān)，
2010-04-09 09:11:05676 DDR2內(nèi)存瘋狂演繹 2G版沖破350元近一年間，市場(chǎng)主流的DDR2內(nèi)存一直演繹著瘋狂，在200元與300元之間幾經(jīng)反復(fù)。近日，DDR2內(nèi)存的瘋狂更進(jìn)一步，2G的DDR2內(nèi)存的售價(jià)最高竟然已達(dá)35
2010-04-13 09:29:35471 SDRAM, DDR, DDR2, DDR3 是RAM 技術(shù)發(fā)展的不同階段, 對(duì)于嵌入式系統(tǒng)來(lái)說(shuō), SDRAM 常用在低端, 對(duì)速率要求不高的場(chǎng)合, 而在DDR/DDR2/DDR3 中，目前基本上已經(jīng)以DDR2 為主導(dǎo)，相信不久DDR3 將全面取代
2012-01-16 14:53:010 ISS 的DDR2 的設(shè)計(jì)指導(dǎo)，雖是英文，但很有用。
2015-10-29 10:53:380 總結(jié)了DDR和DDR2，DDR3三者的區(qū)別，對(duì)于初學(xué)者有很大的幫助
2015-11-10 17:05:3736 DDR2 SDRAM操作時(shí)序規(guī)范，中文版規(guī)范
2015-11-10 17:42:440 Xilinx FPGA工程例子源碼：DDR2 Controller
2016-06-07 11:44:1424 本文首先列出了DDR2布線中面臨的困難，接著系統(tǒng)的講述了DDR2電路板設(shè)計(jì)的具體方法，最后給出個(gè)人對(duì)本次電路設(shè)計(jì)的一些思考。
2017-09-19 11:27:2122 提出一種便于用戶操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過(guò)IP核控制DDR2。簡(jiǎn)單介紹了DDR2的特點(diǎn)和操作
2017-11-22 07:20:504687 
DDR2(Double Data Rate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))制定的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同：雖然采用時(shí)鐘的上升／下降沿同時(shí)傳輸
2017-11-25 01:41:013855 
DRAM (動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器)對(duì)設(shè)計(jì)人員特別具有吸引力，因?yàn)樗峁┝藦V泛的性能，用于各種計(jì)算機(jī)和嵌入式系統(tǒng)的存儲(chǔ)系統(tǒng)設(shè)計(jì)中。本文概括闡述了DRAM 的概念，及介紹了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。
2018-06-07 22:10:0091644 突發(fā)長(zhǎng)度，由于DDR3的預(yù)期為8bit,所以突發(fā)傳輸周期（BL，Burst Length）也固定位8，而對(duì)于DDR2和早期的DDR架構(gòu)的系統(tǒng)，BL=4也是常用的，DDR3為此增加了
2018-06-21 09:20:5414616 
DDR2 設(shè)備概述：DDR2 SDRAM接口是源同步、支持雙速率傳輸。比如DDR SDRAM ,使用SSTL 1.8V/IO電氣標(biāo)準(zhǔn)，該電氣標(biāo)準(zhǔn)具有較低的功耗。與TSOP比起來(lái)，DDR2 SDRAM的FBGA封裝尺寸小得多。
2019-06-22 10:05:011793 
本文檔的主要內(nèi)容詳細(xì)介紹的是DDR和DDR2與DDR3的設(shè)計(jì)資料總結(jié)包括了：一、DDR的布線分析與設(shè)計(jì)，二、DDR電路的信號(hào)完整性，三、DDR Layout Guide，四、DDR設(shè)計(jì)建議，六、DDR design checklist，七、DDR信號(hào)完整性
2020-05-29 08:00:000 DDR,DDR2,DDR3,DDR4,LPDDR區(qū)別作者：AirCity 2019.12.17Aircity007@sina.com 本文所有權(quán)歸作者Aircity所有1 什么是DDRDDR
2021-11-10 09:51:03154 5片DDR2設(shè)計(jì)分享
2022-12-30 09:19:264
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論