便攜式產(chǎn)品低功耗電路設計的綜合考慮

如今,集成電路和計算機系統(tǒng)正變得越來越復雜。為了適應這一變化，設計師需要在主要設計參數(shù)表中考慮功耗的要求。低功率邏輯電路的標準被定義為每一級門電路功耗小于1.3uW/MHz，而在模擬電路中被定義為小于5mW。最終用戶認為，低功率系統(tǒng)應該滿足低功耗的要求。

對于總體系統(tǒng)設計來說，功耗在設計中的地位已變得越來越重要，這是電子工業(yè)發(fā)展的必然趨勢。電子工業(yè)發(fā)展總的趨勢是提供更小、更輕和功能更強大的最終產(chǎn)品。目前許多產(chǎn)品領域中還出現(xiàn)了無線和便攜式的要求，從功率觀點看設計任務將變得更加艱巨。電池供電產(chǎn)品性能的目標，就是單個或一組充電電池能維持設備連續(xù)幾天的工作，比如現(xiàn)已廣泛應用的Walkman單放機或蜂窩電話。

另外，對低功耗方面的新要求正在被環(huán)境保護組織明文寫進“綠色”電腦規(guī)格書中。所有政府部門采購的臺式電腦必須符合功耗要求，即任何一臺處于睡眠狀態(tài)電腦的功耗不得超過30W。VLSI技術公司移動產(chǎn)品部銷售經(jīng)理Barta指出，臺式電腦有向“深綠色”電腦發(fā)展的趨勢。這些機器將掛起所有操作直到被相關激勵信號喚醒后才進入正常運行模式，這類似于膝上型電腦的節(jié)電模式。

ARPA(美國國防部高級研究計劃署)正在對低功率電子領域作深入研究，以期開發(fā)出一種主流技術，使新一代電子系統(tǒng)的功耗遠遠低于現(xiàn)有系統(tǒng)的功耗。他們感到有必要綜合利用先進材料、器件、電路結構、電源管理等各個領域中的先進技術，這對于移動計算和通信系統(tǒng)來說尤其重要，因為這兩個領域涉及大量的混合信號處理、無線頻率子系統(tǒng)和直流源電路的高效功率轉(zhuǎn)換與分布系統(tǒng)。

隨著每隔幾年電路密度的成倍增大，要在更小的封裝尺寸內(nèi)實現(xiàn)更高的功率密度，難度越來越大，許多設計者也了解到,越來越高的互連密度和日趨精細的PCB布線會帶來一系列問題。LSI邏輯公司ASIC市場部副總裁Koc說，對于一個100MHz、200k門數(shù)的芯片，正常工作時的功耗可能會達到30到40W，這么大的功率已經(jīng)遠遠超過了封裝的散熱能力。系統(tǒng)中由功耗引起的熱量密度與封裝限制問題給設計者帶來了更大的挑戰(zhàn)，因為高溫工作會給集成電路帶來可靠性和功能性問題。許多可靠性計算故障模型都是以熱系數(shù)為指數(shù)的函數(shù)，與溫度有關的這些故障模型包括工作器件故障以及電流密度、金屬互連故障。

低功率應用

在電池供電模式下，一些便攜式電腦工作時間可達6個小時以上。由于受便攜式電腦的實際尺寸和重量限制，不允許加風扇或其它冷卻器，也限制了電池的大小和重量，因此增加電池尺寸延長電池工作時間的做法是不可行的。

低功率系統(tǒng)的另一個例子是蜂窩電話，它們能將用于系統(tǒng)控制的微處理器、模擬電路、數(shù)字電路和RF電路一起集成到很小的封裝中，電池在充電一次后，能在“接收、待機”模式下工作一整天，并可以有一小時的通話時間。

一般來說，低功率系統(tǒng)必須面對與低功耗有關的額外性能限制，而現(xiàn)在系統(tǒng)設計都將功耗作為其中的一項重要性能指標。半導體工藝和電路結構的發(fā)展為元器件性能帶來巨大進步，同時也帶來功耗問題。許多情況下要平衡性能與功耗的關系非常困難，但利用適當?shù)墓β士刂品椒ɑ騽?chuàng)新性設計可以獲得多種解決方案。

降低供電電壓會產(chǎn)生兩種副作用。首先，電路工作電壓越低，則速度越慢。如果其它因素都保持不變的話，會減小電容充放電的電流或負載驅(qū)動電流。其次，較低的電壓將導致較低的輸出功率或較低的信號幅度，這會產(chǎn)生噪聲和信號衰減問題。

產(chǎn)生功耗的原因

整體的功耗取決于諸多因素，如基底技術、封裝密度、外部環(huán)境、產(chǎn)品性能和供電電壓。在實際應用中，往往速度越高功耗越大。

電阻上消耗的功率表示為I2R，它通常由負載器件和寄生元件產(chǎn)生。不管采用何種技術都會或多或少地存在這方面的功耗，在電阻性負載電路如模擬電路中更是如此。當采用深亞微米技術時，電路中的導線(金屬導線)和層間寄生電阻會產(chǎn)生靜態(tài)阻抗功耗，在動態(tài)功耗中也要消耗一定的電流。

有源器件的正常工作模式可用一條轉(zhuǎn)移曲線和某些I-V特性來描述，如圖1所示，工作點電壓與電流的乘積是功率的函數(shù)，適用于全部有源器件。該乘積是一個靜態(tài)值，對無源和有源器件來說，它包含了漏電流和偏置電流。

在CMOS電路中，理想情況下，I-V轉(zhuǎn)移曲線是一個瞬態(tài)函數(shù)，當I-V轉(zhuǎn)移曲線跨越門限時，從一個狀態(tài)轉(zhuǎn)移到另一個狀態(tài)不消耗功率。但在實際應用中，轉(zhuǎn)移曲線并不是理想的方形，因此每次狀態(tài)轉(zhuǎn)移時都會有大的(潛在性)開關電流。理論上看，在狀態(tài)轉(zhuǎn)移過程最壞情況下，具有零內(nèi)阻的開關器件會在電源與地之間形成直接短路的現(xiàn)象。

在CMOS電路中，最大的功耗來自于內(nèi)部和外部電容的充放電，通常用W/Hz來表示每個門電路的功耗。據(jù)此，就可以計算后級的門或輸出負載(包括電路封裝和PCB導線)的電容充放電所需的功率。峰值電流I=C(V/T)，V約等于CMOS電路的電源電壓，T是上升或下降沿時間，C是后級負載電容，因此峰值電流通常都比較大。平均開關功率P=C(V)2F，此時C是指輸出端的負載電容，V是供電電壓，F(xiàn)則是開關頻率。