電子發(fā)燒友App
集成電路和計(jì)算機(jī)系統(tǒng)的發(fā)展對(duì)低功耗的要求越來(lái)越高。本文探討了低功率電路和系統(tǒng)的發(fā)展趨勢(shì)，分析了功耗產(chǎn)生的主要原因以及與成本的關(guān)系，并提出了幾種實(shí)現(xiàn)低功率的方案。
總編輯
Integrated System Design
如今,集成電路和計(jì)算機(jī)系統(tǒng)正變得越來(lái)越復(fù)雜。為了適應(yīng)這一變化，設(shè)計(jì)師需要在主要設(shè)計(jì)參數(shù)表中考慮功耗的要求。低功率邏輯電路的標(biāo)準(zhǔn)被定義為每一級(jí)門(mén)電路功耗小于1.3uW/MHz，而在模擬電路中被定義為小于5mW。最終用戶(hù)認(rèn)為，低功率系統(tǒng)應(yīng)該滿(mǎn)足低功耗的要求。
對(duì)于總體系統(tǒng)設(shè)計(jì)來(lái)說(shuō)，功耗在設(shè)計(jì)中的地位已變得越來(lái)越重要，這是電子工業(yè)發(fā)展的必然趨勢(shì)。電子工業(yè)發(fā)展總的趨勢(shì)是提供更小、更輕和功能更強(qiáng)大的最終產(chǎn)品。目前許多產(chǎn)品領(lǐng)域中還出現(xiàn)了無(wú)線和便攜式的要求，從功率觀點(diǎn)看設(shè)計(jì)任務(wù)將變得更加艱巨。電池供電產(chǎn)品性能的目標(biāo)，就是單個(gè)或一組充電電池能維持設(shè)備連續(xù)幾天的工作，比如現(xiàn)已廣泛應(yīng)用的Walkman單放機(jī)或蜂窩電話(huà)。
另外，對(duì)低功耗方面的新要求正在被環(huán)境保護(hù)組織明文寫(xiě)進(jìn)“綠色”電腦規(guī)格書(shū)中。所有政府部門(mén)采購(gòu)的臺(tái)式電腦必須符合功耗要求，即任何一臺(tái)處于睡眠狀態(tài)電腦的功耗不得超過(guò)30W。VLSI技術(shù)公司移動(dòng)產(chǎn)品部銷(xiāo)售經(jīng)理Barta指出，臺(tái)式電腦有向“深綠色”電腦發(fā)展的趨勢(shì)。這些機(jī)器將掛起所有操作直到被相關(guān)激勵(lì)信號(hào)喚醒后才進(jìn)入正常運(yùn)行模式，這類(lèi)似于膝上型電腦的節(jié)電模式。
ARPA(美國(guó)國(guó)防部高級(jí)研究計(jì)劃署)正在對(duì)低功率電子領(lǐng)域作深入研究，以期開(kāi)發(fā)出一種主流技術(shù)，使新一代電子系統(tǒng)的功耗遠(yuǎn)遠(yuǎn)低于現(xiàn)有系統(tǒng)的功耗。他們感到有必要綜合利用先進(jìn)材料、器件、電路結(jié)構(gòu)、電源管理等各個(gè)領(lǐng)域中的先進(jìn)技術(shù)，這對(duì)于移動(dòng)計(jì)算和通信系統(tǒng)來(lái)說(shuō)尤其重要，因?yàn)檫@兩個(gè)領(lǐng)域涉及大量的混合信號(hào)處理、無(wú)線頻率子系統(tǒng)和直流源電路的高效功率轉(zhuǎn)換與分布系統(tǒng)。
隨著每隔幾年電路密度的成倍增大，要在更小的封裝尺寸內(nèi)實(shí)現(xiàn)更高的功率密度，難度越來(lái)越大，許多設(shè)計(jì)者也了解到,越來(lái)越高的互連密度和日趨精細(xì)的PCB布線會(huì)帶來(lái)一系列問(wèn)題。LSI邏輯公司ASIC市場(chǎng)部副總裁Koc說(shuō)，對(duì)于一個(gè)100MHz、200k門(mén)數(shù)的芯片，正常工作時(shí)的功耗可能會(huì)達(dá)到30到40W，這么大的功率已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)了封裝的散熱能力。系統(tǒng)中由功耗引起的熱量密度與封裝限制問(wèn)題給設(shè)計(jì)者帶來(lái)了更大的挑戰(zhàn)，因?yàn)楦邷毓ぷ鲿?huì)給集成電路帶來(lái)可靠性和功能性問(wèn)題。許多可靠性計(jì)算故障模型都是以熱系數(shù)為指數(shù)的函數(shù)，與溫度有關(guān)的這些故障模型包括工作器件故障以及電流密度、金屬互連故障。
低功率應(yīng)用
在電池供電模式下，一些便攜式電腦工作時(shí)間可達(dá)6個(gè)小時(shí)以上。由于受便攜式電腦的實(shí)際尺寸和重量限制，不允許加風(fēng)扇或其它冷卻器，也限制了電池的大小和重量，因此增加電池尺寸延長(zhǎng)電池工作時(shí)間的做法是不可行的。
低功率系統(tǒng)的另一個(gè)例子是蜂窩電話(huà)，它們能將用于系統(tǒng)控制的微處理器、模擬電路、數(shù)字電路和RF電路一起集成到很小的封裝中，電池在充電一次后，能在“接收、待機(jī)”模式下工作一整天，并可以有一小時(shí)的通話(huà)時(shí)間。
一般來(lái)說(shuō)，低功率系統(tǒng)必須面對(duì)與低功耗有關(guān)的額外性能限制，而現(xiàn)在系統(tǒng)設(shè)計(jì)都將功耗作為其中的一項(xiàng)重要性能指標(biāo)。半導(dǎo)體工藝和電路結(jié)構(gòu)的發(fā)展為元器件性能帶來(lái)巨大進(jìn)步，同時(shí)也帶來(lái)功耗問(wèn)題。許多情況下要平衡性能與功耗的關(guān)系非常困難，但利用適當(dāng)?shù)墓β士刂品椒ɑ騽?chuàng)新性設(shè)計(jì)可以獲得多種解決方案。
降低供電電壓會(huì)產(chǎn)生兩種副作用。首先，電路工作電壓越低，則速度越慢。如果其它因素都保持不變的話(huà)，會(huì)減小電容充放電的電流或負(fù)載驅(qū)動(dòng)電流。其次，較低的電壓將導(dǎo)致較低的輸出功率或較低的信號(hào)幅度，這會(huì)產(chǎn)生噪聲和信號(hào)衰減問(wèn)題。
產(chǎn)生功耗的原因
整體的功耗取決于諸多因素，如基底技術(shù)、封裝密度、外部環(huán)境、產(chǎn)品性能和供電電壓。在實(shí)際應(yīng)用中，往往速度越高功耗越大。
電阻上消耗的功率表示為I2R，它通常由負(fù)載器件和寄生元件產(chǎn)生。不管采用何種技術(shù)都會(huì)或多或少地存在這方面的功耗，在電阻性負(fù)載電路如模擬電路中更是如此。當(dāng)采用深亞微米技術(shù)時(shí)，電路中的導(dǎo)線(金屬導(dǎo)線)和層間寄生電阻會(huì)產(chǎn)生靜態(tài)阻抗功耗，在動(dòng)態(tài)功耗中也要消耗一定的電流。
有源器件的正常工作模式可用一條轉(zhuǎn)移曲線和某些I-V特性來(lái)描述，如圖1所示，工作點(diǎn)電壓與電流的乘積是功率的函數(shù)，適用于全部有源器件。該乘積是一個(gè)靜態(tài)值，對(duì)無(wú)源和有源器件來(lái)說(shuō)，它包含了漏電流和偏置電流。
在CMOS電路中，理想情況下，I-V轉(zhuǎn)移曲線是一個(gè)瞬態(tài)函數(shù)，當(dāng)I-V轉(zhuǎn)移曲線跨越門(mén)限時(shí)，從一個(gè)狀態(tài)轉(zhuǎn)移到另一個(gè)狀態(tài)不消耗功率。但在實(shí)際應(yīng)用中，轉(zhuǎn)移曲線并不是理想的方形，因此每次狀態(tài)轉(zhuǎn)移時(shí)都會(huì)有大的(潛在性)開(kāi)關(guān)電流。理論上看，在狀態(tài)轉(zhuǎn)移過(guò)程最壞情況下，具有零內(nèi)阻的開(kāi)關(guān)器件會(huì)在電源與地之間形成直接短路的現(xiàn)象。
在CMOS電路中，最大的功耗來(lái)自于內(nèi)部和外部電容的充放電，通常用W/Hz來(lái)表示每個(gè)門(mén)電路的功耗。據(jù)此，就可以計(jì)算后級(jí)的門(mén)或輸出負(fù)載(包括電路封裝和PCB導(dǎo)線)的電容充放電所需的功率。峰值電流I=C(V/T)，V約等于CMOS電路的電源電壓，T是上升或下降沿時(shí)間，C是后級(jí)負(fù)載電容，因此峰值電流通常都比較大。平均開(kāi)關(guān)功率P=C(V)2F，此時(shí)C是指輸出端的負(fù)載電容，V是供電電壓，F(xiàn)則是開(kāi)關(guān)頻率。
功耗的系統(tǒng)成本
系統(tǒng)功率越大，所需要的電源電壓也越高，成本也就更昂貴，由此產(chǎn)生的影響涉及到電源總線、板上旁路電容、母板布線、電源線濾波器甚至電源電纜和熔絲等。另外，較大的供電電源需要更多的空間，因此可能會(huì)影響到系統(tǒng)的總體封裝。
電池尺寸、重量和成本取決于系統(tǒng)對(duì)整體功率的要求以及每次充電所要求的工作時(shí)間。一般情況下，電池越大成本越高。備份電池和充電器在尺寸與重量方面可能與原設(shè)備相當(dāng)，因此會(huì)嚴(yán)重影響設(shè)備的便攜性。
供電可以用“美元/W”來(lái)表示成本。系統(tǒng)整體功率要求得越低，在電源方面開(kāi)銷(xiāo)就越少。同時(shí)小型電源產(chǎn)品占用空間小，自身功率消耗得也較少，因此會(huì)對(duì)系統(tǒng)整體功耗有益。
小型電子系統(tǒng)的熱量管理要求許多不同的功能，但也許不容易做到。因?yàn)?，系統(tǒng)可能沒(méi)有足夠的空間或電力來(lái)放置冷卻元件，而一些系統(tǒng)也許不能容忍冷卻元件引起的噪聲以及電子噪聲。封裝外形的限制也可能迫使所有產(chǎn)熱元件集中在一個(gè)小塊區(qū)域，這樣會(huì)加重散熱問(wèn)題，當(dāng)一個(gè)發(fā)熱的塑料外殼電子設(shè)備置于膝上時(shí)，用戶(hù)可能會(huì)感到不舒適。為了進(jìn)行散熱而使設(shè)備敞開(kāi)運(yùn)行對(duì)在線操作(line-operated)系統(tǒng)來(lái)說(shuō)也是不允許的，對(duì)銷(xiāo)往歐洲的系統(tǒng)尤其如此。
其它問(wèn)題包括風(fēng)扇與另外一些散熱元件的成本，當(dāng)需要加速空氣流通時(shí)成本也會(huì)相應(yīng)增加；散熱器與排熱管有助于熱源熱量的散發(fā)，但仍需將熱量從系統(tǒng)中排除出去。
低成本的塑料封裝不能適應(yīng)高集成度IC的高功率特性要求，這迫使其采用具有熱量管理功能的昂貴封裝或其它更復(fù)雜的冷卻系統(tǒng)。
低功率電路的實(shí)現(xiàn)方案
IC工業(yè)正尋求多種途徑來(lái)滿(mǎn)足低功率系統(tǒng)要求，其中一個(gè)途徑是將數(shù)字器件的工作電壓從5V變?yōu)?.3V，將模擬器件的電源電壓從±15V變?yōu)?V單電源。這些改變歸功于先進(jìn)的硅片技術(shù)與電路結(jié)構(gòu)。Atmel公司市場(chǎng)部副總裁Katz說(shuō)，未來(lái)數(shù)字芯片工作電壓的發(fā)展趨勢(shì)將是2.5V、1.8V甚至更低的電壓，它們均是0.9V(電池電壓的最低極限)的倍數(shù)。器件的復(fù)雜度、更高的工作頻率和器件物理性質(zhì)將共同促進(jìn)這一發(fā)展趨勢(shì)，屆時(shí)亞微米幾何尺寸的更小型器件所具有的較薄氧化層將難以承受更高的電源電壓。
ASIC廠商為滿(mǎn)足低功率系統(tǒng)要求，還會(huì)采取在產(chǎn)品中增加3V內(nèi)核單元和宏的方法。這些產(chǎn)品經(jīng)過(guò)優(yōu)化能同時(shí)工作在3V或5V電源下，并具有相同的性能指標(biāo)，利用特殊的接口單元，它們?nèi)员Ａ粲?V電源接口。據(jù)AT&T貝爾實(shí)驗(yàn)室的Harrington說(shuō)，影響供電電壓快速更新?lián)Q代的最大障礙在于，現(xiàn)有的大量系統(tǒng)都采用5V電源，這些系統(tǒng)要求產(chǎn)品保留與其它5V(TTL)接口的后向兼容性。
此外，在系統(tǒng)設(shè)計(jì)中，粗略評(píng)估速度，并在可能的情況下適當(dāng)改變?cè)倪x擇，也可以降低功率。
下列方案可供選擇：
1. 降低工作電壓。當(dāng)電壓從5V降低為3V時(shí)功耗將減少60%。
2. 采用智能電源。在系統(tǒng)中增加適當(dāng)?shù)闹悄茴A(yù)測(cè)、檢測(cè)，并僅在需要時(shí)才對(duì)系統(tǒng)供電。許多膝上型電腦及其電源管理就具有這種特殊的機(jī)制，只給需要工作的電路加電，并在不必要時(shí)降低時(shí)鐘速率。
3. 采用較低的時(shí)鐘速率。由于CMOS電路中功率是開(kāi)關(guān)頻率的函數(shù)，因此較低的時(shí)鐘速率下器件的功耗也較小。
4. 對(duì)輸入信號(hào)作出限制。在模擬電路(包括A/D轉(zhuǎn)換器)中，限制輸入信號(hào)的帶寬有助于減少對(duì)高速電路的要求，如果有可能降低A/D轉(zhuǎn)換器的速率,也能減少功耗。
5. 對(duì)I/O進(jìn)行設(shè)置，使它只在工作時(shí)消耗功率。但從不工作狀態(tài)到工作狀態(tài)的轉(zhuǎn)換需要較長(zhǎng)的時(shí)間，另外一個(gè)副作用是可能產(chǎn)生與輸出電路有關(guān)的額外漏電流，使輸出電壓降至電源的一半，并使其它輸出電路處于很高的漏電交叉工作區(qū)域。
6. 擴(kuò)大輸出范圍。對(duì)于許多ASIC來(lái)說(shuō)，設(shè)計(jì)輸出電路僅用于驅(qū)動(dòng)一個(gè)標(biāo)準(zhǔn)IC。通過(guò)重新調(diào)整電路使其足以驅(qū)動(dòng)封裝和板上的寄生元件，并留出風(fēng)扇負(fù)載的安全余量，這樣可以減小輸出電路尺寸和功率。
7. 改用其它技術(shù)。BiCMOS電路綜合了CMOS器件和雙極性器件的優(yōu)點(diǎn)，它是工藝復(fù)雜性更高以及成本更高的最佳折衷方案。GaAs器件也能滿(mǎn)足較低功耗和較高速度的要求，適用于那些以速度為主要設(shè)計(jì)目標(biāo)的高價(jià)系統(tǒng)。
半導(dǎo)體制造商正在開(kāi)發(fā)新的設(shè)計(jì)技術(shù)以滿(mǎn)足特殊功率要求，同時(shí)仍保證電路的性能指標(biāo)要求。摩托羅拉半導(dǎo)體公司應(yīng)用工程師Pivot說(shuō)，最終的目標(biāo)是電路工作電壓小于1V，最后的極限值將取決于決定器件最小尺寸的器件工藝水平。低功率電路仍是人們需要深入調(diào)查研究的對(duì)象，在提高性能的同時(shí)降低功耗將是他們努力實(shí)現(xiàn)的目標(biāo)。
系統(tǒng)設(shè)計(jì)者必須具備在有限的功率指標(biāo)下實(shí)現(xiàn)更高電路性能的能力，另外還要滿(mǎn)足基本的系統(tǒng)性能指標(biāo)要求、成本目標(biāo)和上市時(shí)間要求。不過(guò)，設(shè)計(jì)者仍需要仔細(xì)分析系統(tǒng)中所有部件的功率情況。用于優(yōu)化功耗設(shè)計(jì)的新工具和新技術(shù)有助于改善設(shè)計(jì)環(huán)境，并使設(shè)計(jì)者的工作更加輕松。
作者簡(jiǎn)介：
R.T.“Tets”Maniwa擁有加利弗尼亞大學(xué)的BSEE學(xué)位。
工商網(wǎng)監(jiān)
評(píng)論